Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Effiziente Erfüllbarkeitsalgorithmen für die Generierung von Testmustern (Efficient Satisfiability Solving Algorithms for Test Pattern Generation)., , , , und . it - Information Technology, 51 (2): 102-111 (2009)Cell-aware analysis for small-delay effects and production test results from different fault models., , , , , , , und . ITC, Seite 1-8. IEEE Computer Society, (2011)A New, Flexible and Very Accurate Crosstalk Fault Model to Analyze the Effects of Coupling Noise between the Interconnects on Signal Integrity Losses in Deep Submicron Chips., , , , und . Asian Test Symposium, Seite 22-27. IEEE Computer Society, (2005)Restrict Encoding for Mixed-Mode BIST., , , , , und . VTS, Seite 179-184. IEEE Computer Society, (2009)Implementing a Scheme for External Deterministic Self-Test., , , , und . VTS, Seite 101-106. IEEE Computer Society, (2005)Introduction to the defect-oriented cell-aware test methodology for significant reduction of DPPM rates., und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Defect-oriented cell-internal testing., , , , , , , und . ITC, Seite 285-294. IEEE Computer Society, (2010)X-masking during logic BIST and its impact on defect coverage., , , , , , , und . IEEE Trans. VLSI Syst., 14 (2): 193-202 (2006)PASSAT: Efficient SAT-Based Test Pattern Generation for Industrial Circuits., , , , , und . ISVLSI, Seite 212-217. IEEE Computer Society, (2005)Deterministic Logic BIST for Transition Fault Testing., , , und . European Test Symposium, Seite 123-130. IEEE Computer Society, (2006)