PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Hsu, Chun-Lung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An Adaptive Low-Power Control Scheme for On-Chip Network Applications.

, , , und . APCCAS, Seite 113-118. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. rer. nat. Cristiana-Elena Lungu University of Stuttgart

Phi-Long Chung University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Adaptive De-noising Filter Algorithm for CMOS Image Sensor Testing Applications., , , und . DFT, Seite 136-143. IEEE Computer Society, (2010)A Strategy for Interconnect Testing in Stacked Mesh Network-on-Chip., und . DFT, Seite 122-128. IEEE Computer Society, (2010)Back-End-of-Line Defect Analysis for Rnv8T Nonvolatile SRAM., , , , , , , und . Asian Test Symposium, Seite 123-127. IEEE Computer Society, (2013)New Current-Mirror Sense Amplifier Design for High-Speed SRAM Applications., , und . IEICE Transactions, 89-A (2): 377-384 (2006)A Fast-Deblocking Boundary-strength Based Architecture Design of Deblocking Filter in H.264/AVC Applications., und . Signal Processing Systems, 52 (3): 211-229 (2008)Novel Built-In Current-Sensor-Based IDDQ Testing Scheme for CMOS Integrated Circuits., , und . IEEE Trans. Instrumentation and Measurement, 58 (7): 2196-2208 (2009)Built-in Self-Detection/Correction Architecture for Motion Estimation Computing Arrays., , und . IEEE Trans. VLSI Syst., 18 (2): 319-324 (2010)Design of an Error-Tolerance Scheme for Discrete Wavelet Transform in JPEG 2000 Encoder., , , und . IEEE Trans. Computers, 60 (5): 628-638 (2011)Design of Low-Frequency Low-Pass Filters for Biomedical Applications., , , und . APCCAS, Seite 690-695. IEEE, (2006)Cost-Effective TAP-Controlled Serialized Compressed Scan Architecture for 3D Stacked ICs., , , , , , und . Asian Test Symposium, Seite 107-108. IEEE Computer Society, (2013)