Autor der Publikation

Back-End-of-Line Defect Analysis for Rnv8T Nonvolatile SRAM.

, , , , , , , und . Asian Test Symposium, Seite 123-127. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Built-In Self-Test Design for the 3D-Stacked Wide-I/O DRAM., , , und . J. Electronic Testing, 32 (2): 111-123 (2016)Back-End-of-Line Defect Analysis for Rnv8T Nonvolatile SRAM., , , , , , , und . Asian Test Symposium, Seite 123-127. IEEE Computer Society, (2013)Cost-Effective TAP-Controlled Serialized Compressed Scan Architecture for 3D Stacked ICs., , , , , , und . Asian Test Symposium, Seite 107-108. IEEE Computer Society, (2013)