Autor der Publikation

Designing and Modelling Selective Replication for Fault-tolerant HPC Applications.

, , , , und . CCGrid, Seite 452-457. IEEE Computer Society / ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Yalcin, Gulay
Eine Person hinzufügen mit dem Namen Yalcin, Gulay
 

Weitere Publikationen von Autoren mit dem selben Namen

Bit Impact Factor: Towards making fair vulnerability comparison., , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (6): 598-604 (2014)FaulTM: error detection and recovery using hardware transactional memory., , und . DATE, Seite 220-225. EDA Consortium San Jose, CA, USA / ACM DL, (2013)FIMSIM: A fault injection infrastructure for microarchitectural simulators., , , und . ICCD, Seite 431-432. IEEE Computer Society, (2011)Hardware Versus Software Fault Injection of Modern Undervolted SRAMs., , , , , und . CoRR, (2019)Fault tolerance for multi-threaded applications by leveraging hardware transactional memory., , und . Conf. Computing Frontiers, Seite 4:1-4:9. ACM, (2013)Flexicache: Highly Reliable and Low Power Cache under Supply Voltage Scaling., , , und . CARLA, Volume 485 von Communications in Computer and Information Science, Seite 173-190. Springer, (2014)ParaDIME: Parallel Distributed Infrastructure for Minimization of Energy., , , , , , , , , und 3 andere Autor(en). DSD, Seite 191-198. IEEE Computer Society, (2014)JSRAM: A Circuit-Level Technique for Trading-Off Robustness and Capacity in Cache Memories., , , , und . ISVLSI, Seite 149-154. IEEE Computer Society, (2015)Designing and Modelling Selective Replication for Fault-tolerant HPC Applications., , , , und . CCGrid, Seite 452-457. IEEE Computer Society / ACM, (2017)Exploring Energy Reduction in Future Technology Nodes via Voltage Scaling with Application to 10nm., , , , , und . PDP, Seite 184-191. IEEE Computer Society, (2016)