Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fault injection acceleration by architectural importance sampling., , , und . CODES+ISSS, Seite 212-219. IEEE, (2015)Chip-level modeling and analysis of electrical masking of soft errors., , , und . VTS, Seite 1-6. IEEE Computer Society, (2013)Defects and Faults in Quantum Cellular Automata at Nano Scale., , , und . VTS, Seite 291-296. IEEE Computer Society, (2004)A mapping algorithm for defect-tolerance of reconfigurable nano-architectures.. ICCAD, Seite 668-672. IEEE Computer Society, (2005)Aging-aware timing analysis considering combined effects of NBTI and PBTI., , und . ISQED, Seite 53-59. IEEE, (2013)Stress-aware P/G TSV planning in 3D-ICs., , , und . ASP-DAC, Seite 94-99. IEEE, (2015)High-level aging estimation for FPGA-mapped designs., und . FPL, Seite 284-291. IEEE, (2012)Towards dark silicon era in FPGAs using complementary hard logic design., , , , und . FPL, Seite 1-6. IEEE, (2014)Investigation of NBTI and PBTI induced aging in different LUT implementations., , und . FPT, Seite 1-8. IEEE, (2011)Investigation of aging effects in different implementations and structures of programmable routing resources of FPGAs., , und . FPT, Seite 215-219. IEEE, (2012)