Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Negative Bias Temperature Instability-Aware Instruction Scheduling: A Cross-Layer Approach., , , und . J. Low Power Electronics, 9 (4): 389-402 (2013)Avoiding unnecessary write operations in STT-MRAM for low power implementation., , , und . ISQED, Seite 548-553. IEEE, (2014)MTTF-balanced pipeline design., und . DATE, Seite 270-275. EDA Consortium San Jose, CA, USA / ACM DL, (2013)ExtraTime: Modeling and analysis of wearout due to transistor aging at microarchitecture-level., und . DSN, Seite 1-12. IEEE Computer Society, (2012)Energy Efficient Scientific Computing on FPGAs using OpenCL., , , , und . FPGA, Seite 247-256. ACM, (2017)Normally-OFF STT-MRAM Cache with Zero-Byte Compression for Energy Efficient Last-Level Caches., , , , , und . ISLPED, Seite 236-241. ACM, (2016)Aging-Aware Design of Microprocessor Instruction Pipelines., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 33 (5): 704-716 (2014)Stress-aware P/G TSV planning in 3D-ICs., , , und . ASP-DAC, Seite 94-99. IEEE, (2015)Reducing wearout in embedded processors using proactive fine-grain dynamic runtime adaptation., und . European Test Symposium, Seite 1-6. IEEE Computer Society, (2012)Protecting caches against multi-bit errors using embedded erasure coding., , , , und . ETS, Seite 1-6. IEEE, (2015)