Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 1.1-V 10-nm Class 6.4-Gb/s/Pin 16-Gb DDR5 SDRAM With a Phase Rotator-ILO DLL, High-Speed SerDes, and DFE/FFE Equalization Scheme for Rx/Tx.

D. Kim, K. Koo, Y. Kim, D. Lee, J. Lee, K. Kwon, B. Choi, H. Kim, S. Ku, J. Kim, S. Oh, M. Park, D. Im, Y. Lee, M. Park, J. Choi, J. Chun, K. Jin, S. Jang, J. Song, H. Chi, G. Choi, S. Choi, C. Kim, und M. Han. J. Solid-State Circuits, 55 (1): 167-177 (2020)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Robin Kimmel University of Stuttgart

Seongkyeong Kim University of Stuttgart

Kim Glumann University of Stuttgart

Kim Müller University of Stuttgart

Kim Meliani University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 1.2V 38nm 2.4Gb/s/pin 2Gb DDR4 SDRAM with bank group and ×4 half-page architecture.K. Koo, S. Ok, Y. Kang, S. Kim, C. Song, H. Lee, H. Kim, Y. Kim, J. Lee, S. Oak und 12 andere Autor(en). ISSCC, Seite 40-41. IEEE, (2012)A 1.1V 1ynm 6.4Gb/s/pin 16Gb DDR5 SDRAM with a Phase-Rotator-Based DLL, High-Speed SerDes and RX/TX Equalization Scheme.D. Kim, M. Park, S. Jang, J. Song, H. Chi, G. Choi, S. Choi, J. Kim, C. Kim, K. Kim und 25 andere Autor(en). ISSCC, Seite 380-382. IEEE, (2019)A 1.1-V 10-nm Class 6.4-Gb/s/Pin 16-Gb DDR5 SDRAM With a Phase Rotator-ILO DLL, High-Speed SerDes, and DFE/FFE Equalization Scheme for Rx/Tx.D. Kim, K. Koo, Y. Kim, D. Lee, J. Lee, K. Kwon, B. Choi, H. Kim, S. Ku, J. Kim und 15 andere Autor(en). J. Solid-State Circuits, 55 (1): 167-177 (2020)