Autor der Publikation

VLSI Architecture of Video Post-Processing System for MPEG/H.26X.

, , , , und . NCM, Seite 1520-1525. IEEE Computer Society, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

VLSI Architecture of Video Post-Processing System for MPEG/H.26X., , , , und . NCM, Seite 1520-1525. IEEE Computer Society, (2009)A survey of memory architecture for 3D chip multi-processors., , , , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 38 (5): 415-430 (2014)Efficient Shuffle Network Architecture and Application for WiMAX LDPC Decoders., , , , und . IEEE Trans. on Circuits and Systems, 56-II (3): 215-219 (2009)Performance and network power evaluation of tightly mixed SRAM NUCA for 3D Multi-core Network on Chips., , , , , und . ISCAS, Seite 1961-1964. IEEE, (2014)Application-level pipelining on Hierarchical NoC., , , , , , , und . ISCAS, Seite 3873-3876. IEEE, (2010)OLITS: An Ohm's Law-like traffic splitting model based on congestion prediction., , , , , und . DATE, Seite 1000-1005. IEEE, (2016)An FPGA Implementation of Array LDPC Decoder., , , , und . APCCAS, Seite 1675-1678. IEEE, (2006)Worst-case performance analysis of 2-D mesh NoCs using multi-path minimal routing., , , , und . CODES+ISSS, Seite 123-132. ACM, (2012)An analytical model for worst-case reorder buffer size of multi-path minimal routing NoCs., , , , und . NOCS, Seite 49-56. IEEE, (2014)Area-efficient reed-solomon decoder design for optical communications., , , , , und . IEEE Trans. on Circuits and Systems, 56-II (6): 469-473 (2009)