Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Cross-layer design and analysis of a low power, high density STT-MRAM for embedded systems.

M. Komalan, S. Sakhare, T. Bao, S. Rao, W. Kim, C. Tenllado, J. Gómez, G. Kar, A. Furnémont, und F. Catthoor. ISCAS, Seite 1-4. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Nikolaos Karadimitriou University of Stuttgart

Carsten Alexander Karthaus

Maximilian Karsch University of Stuttgart

Sidharth Jaya Sankar University of Stuttgart

T. Karcher

Weitere Publikationen von Autoren mit dem selben Namen

Doped GeSe materials for selector applications.N. Avasarala, B. Govoreanu, K. Opsomer, W. Devulder, S. Clima, C. Detavernier, M. van der Veen, J. Houdt, M. Henys, L. Goux und 1 andere Autor(en). ESSDERC, Seite 168-171. IEEE, (2017)Variation-Aware Physics-Based Electromigration Modeling and Experimental Calibration for VLSI Interconnects.S. Nair, R. Bishnoi, M. Tahoori, H. Zahedmanesh, K. Croes, K. Garello, G. Kar, und F. Catthoor. IRPS, Seite 1-6. IEEE, (2019)SOT-MRAM 300MM Integration for Low Power and Ultrafast Embedded Memories.K. Garello, K. Yasin, S. Couet, L. Souriau, J. Swerts, S. Rao, S. Beek, W. Kim, E. Liu, S. Kundu und 9 andere Autor(en). VLSI Circuits, Seite 81-82. IEEE, (2018)Pinhole Defect Characterization and Fault Modeling for STT-MRAM Testing.L. Wu, S. Rao, G. Medeiros, M. Taouil, E. Marinissen, F. Yasin, S. Couet, S. Hamdioui, und G. Kar. ETS, Seite 1-6. IEEE, (2019)A Smaller, Faster, and More Energy-Efficient Complementary STT-MRAM Cell Uses Three Transistors and a Ground Grid: More Is Actually Less.R. Appeltans, P. Raghavan, G. Kar, A. Furnémont, L. der Perre, und W. Dehaene. IEEE Trans. VLSI Syst., 25 (4): 1204-1214 (2017)Extended RVS characterisation of STT-MRAM devices: Enabling detection of AP/P switching and breakdown.B. O'Sullivan, S. Beek, P. Roussel, S. Rao, W. Kim, S. Couet, J. Swerts, F. Yasin, D. Crotti, D. Linten und 1 andere Autor(en). IRPS, Seite 5-1. IEEE, (2018)Cross-layer design and analysis of a low power, high density STT-MRAM for embedded systems.M. Komalan, S. Sakhare, T. Bao, S. Rao, W. Kim, C. Tenllado, J. Gómez, G. Kar, A. Furnémont, und F. Catthoor. ISCAS, Seite 1-4. IEEE, (2017)SOT-MRAM 300mm integration for low power and ultrafast embedded memories.K. Garello, F. Yasin, S. Couet, L. Souriau, J. Swerts, S. Rao, S. Beek, W. Kim, E. Liu, S. Kundu und 9 andere Autor(en). CoRR, (2018)Study of breakdown in STT-MRAM using ramped voltage stress and all-in-one maximum likelihood fit.S. Beek, P. Roussel, B. O'Sullivan, R. Degraeve, S. Cosemans, D. Linten, und G. Kar. ESSDERC, Seite 146-149. IEEE, (2018)Enhancement of CBRAM performance by controlled formation of a hourglass-shaped filament.A. Belmonte, L. Goux, J. Woo, U. Celano, A. Redolfi, S. Clima, und G. Kar. NVMTS, Seite 1-5. IEEE, (2017)