Autor der Publikation

Co-Optimization of Circuits, Layout and Lithography for Predictive Technology Scaling Beyond Gratings.

, , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (4): 509-527 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

DFM/DFY design for manufacturability and yield - influence of process variations in digital, analog and mixed-signal circuit design., , , , , , , und . DATE, Seite 387-392. European Design and Automation Association, Leuven, Belgium, (2006)Resonant clock mega-mesh for the IBM z13TM., , , , , , , , , und 2 andere Autor(en). VLSIC, Seite 322-. IEEE, (2015)The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking., , , , , , , , , und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 10-23 (2015)5.3 Wide-frequency-range resonant clock with on-the-fly mode changing for the POWER8TM microprocessor., , , , , , , , , und . ISSCC, Seite 100-101. IEEE, (2014)Co-Optimization of Circuits, Layout and Lithography for Predictive Technology Scaling Beyond Gratings., , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (4): 509-527 (2010)Technology migration technique for designs with strong RET-driven layout restrictions., , , , , , und . ISPD, Seite 175-182. ACM, (2005)Yield Improvement by Local Wiring Redundancy., , , , , , und . ISQED, Seite 473-478. IEEE Computer Society, (2006)