PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Muralimanohar, Naveen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Data Mapping and Buffering Techniques for Multilevel Cell Phase-Change Memories.

, , , , und . TACO, 11 (4): 40:1-40:25 (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Muralimanohar, Naveen
Eine Person hinzufügen mit dem Namen Muralimanohar, Naveen
 

Weitere Publikationen von Autoren mit dem selben Namen

CACTI-3DD: Architecture-level modeling for 3D die-stacked DRAM main memory., , , , , und . DATE, Seite 33-38. IEEE, (2012)Staged Reads: Mitigating the impact of DRAM writes on DRAM reads., , , , und . HPCA, Seite 41-52. IEEE Computer Society, (2012)Design trade-offs for high density cross-point resistive memory., , , , und . ISLPED, Seite 209-214. ACM, (2012)Near-Memory Data Services., , , , , , , , , und 1 andere Autor(en). IEEE Micro, 36 (1): 6-13 (2016)Improving memristor memory with sneak current sharing., , , und . ICCD, Seite 549-556. IEEE Computer Society, (2015)Understanding the trade-offs in multi-level cell ReRAM memory design., , , , und . DAC, Seite 108:1-108:6. ACM, (2013)LOT-ECC: Localized and tiered reliability mechanisms for commodity memory systems., , , , und . ISCA, Seite 285-296. IEEE Computer Society, (2012)Rethinking DRAM design and organization for energy-constrained multi-cores., , , , , und . ISCA, Seite 175-186. ACM, (2010)Interconnect design considerations for large NUCA caches., und . ISCA, Seite 369-380. ACM, (2007)CACTI-IO: CACTI With OFF-Chip Power-Area-Timing Models., , , und . IEEE Trans. VLSI Syst., 23 (7): 1254-1267 (2015)