Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sakurai, Takayasu
Eine Person hinzufügen mit dem Namen Sakurai, Takayasu
 

Weitere Publikationen von Autoren mit dem selben Namen

1 µm-Thickness Ultra-Flexible and High Electrode-Density Surface Electromyogram Measurement Sheet With 2 V Organic Transistors for Prosthetic Hand Control., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Biomed. Circuits and Systems, 8 (6): 824-833 (2014)A 120-mV input, fully integrated dual-mode charge pump in 65-nm CMOS for thermoelectric energy harvester., , , , , , und . ASP-DAC, Seite 469-470. IEEE, (2012)Threshold-Volgage control schemes through substrate-bias for low-power high-speed CMOS LSI design., und . VLSI Signal Processing, 13 (2-3): 191-201 (1996)Trends of On-Chip Interconnects in Deep Sub-Micron VLSI., , , und . IEICE Transactions, 89-C (3): 392-394 (2006)An 11Gb/s Inductive-Coupling Link with Burst Transmission., , , , , und . ISSCC, Seite 298-299. IEEE, (2008)16.4 Energy-autonomous fever alarm armband integrating fully flexible solar cells, piezoelectric speaker, temperature detector, and 12V organic complementary FET circuits., , , , , , , , und . ISSCC, Seite 1-3. IEEE, (2015)Capacitively coupled non-contact probing circuits for membrane-based wafer-level simultaneous testing., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 144-145. IEEE, (2010)Subthreshold-leakage suppressed switched capacitor circuit based on super cut-off CMOS (SCCMOS)., , , , und . ISCAS (4), Seite 3119-3122. IEEE, (2005)A 100Mbps, 0.19mW asynchronous threshold detector with DC power-free pulse discrimination for impulse UWB receiver., , , , , , , und . ASP-DAC, Seite 97-98. IEEE, (2009)Increase of crosstalk noise due to imbalanced threshold voltage between NMOS and PMOS in sub-threshold logic circuits., , , , , und . CICC, Seite 1-4. IEEE, (2012)