Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

MeshWorks: An efficient framework for planning, synthesis and optimization of clock mesh networks.

A. Rajaram, und D. Pan. ASP-DAC, Seite 250-257. IEEE, (2008)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Qi Pan University of Stuttgart

Xiny Pan University of Stuttgart

Dr. Marie Davidova University of Stuttgart

Karthik Pandaram University of Stuttgart

Jiaxin Pan University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Double Patterning Layout Decomposition for Simultaneous Conflict and Stitch Minimization.K. Yuan, J. Yang, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (2): 185-196 (2010)Impact of Mechanical Stress on the Full Chip Timing for Through-Silicon-Via-based 3-D ICs.K. Athikulwongse, J. Yang, D. Pan, und S. Lim. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 905-917 (2013)Skew Management of NBTI Impacted Gated Clock Trees.A. Chakraborty, und D. Pan. IEEE Trans. on CAD of Integrated Circuits and Systems, 32 (6): 918-927 (2013)Machine learning and pattern matching in physical design.B. Yu, D. Pan, T. Matsunawa, und X. Zeng. ASP-DAC, Seite 286-293. IEEE, (2015)Fast Incremental Link Insertion in Clock Networks for Skew Variability Reduction.A. Rajaram, und D. Pan. ISQED, Seite 79-84. IEEE Computer Society, (2006)Full-chip through-silicon-via interfacial crack analysis and optimization for 3D IC.M. Jung, X. Liu, S. Sitaraman, D. Pan, und S. Lim. ICCAD, Seite 563-570. IEEE Computer Society, (2011)Chemical-mechanical polishing aware application-specific 3D NoC design.W. Jang, O. He, J. Yang, und D. Pan. ICCAD, Seite 207-212. IEEE Computer Society, (2011)A high-performance triple patterning layout decomposer with balanced density.B. Yu, Y. Lin, G. Luk-Pat, D. Ding, K. Lucas, und D. Pan. ICCAD, Seite 163-169. IEEE, (2013)Total power optimization combining placement, sizing and multi-Vt through slack distribution management.T. Luo, D. Newmark, und D. Pan. ASP-DAC, Seite 352-357. IEEE, (2008)BOB-router: A new buffering-aware global router with over-the-block routing resources optimization.Y. Zhang, S. Chowdhury, und D. Pan. ASP-DAC, Seite 513-518. IEEE, (2014)