PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Saito, Mitsuko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
2 Gb/s 15 pJ/b/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking.

, , , , , , , und . J. Solid-State Circuits, 45 (1): 134-141 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Saito, Mitsuko
Eine Person hinzufügen mit dem Namen Saito, Mitsuko
 

Weitere Publikationen von Autoren mit dem selben Namen

A 2Gb/s 15pJ/b/chip Inductive-Coupling programmable bus for NAND Flash memory stacking., , , , , , , und . ISSCC, Seite 244-245. IEEE, (2009)A 2.7Gb/s/mm2 0.9pJ/b/chip 1coil/channel ThruChip interface with coupled-resonator-based CDR for NAND Flash memory stacking., , , , und . ISSCC, Seite 490-492. IEEE, (2011)A 2Gb/s 1.8pJ/b/chip inductive-coupling through-chip bus for 128-Die NAND-Flash memory stacking., , und . ISSCC, Seite 440-441. IEEE, (2010)An 8Tb/s 1pJ/b 0.8mm2/Tb/s QDR inductive-coupling interface between 65nm CMOS GPU and 0.1µm DRAM., , , und . ISSCC, Seite 436-437. IEEE, (2010)A 1 TB/s 1 pJ/b 6.4 mm2/(TB/s) QDR Inductive-Coupling Interface Between 65-nm CMOS Logic and Emulated 100-nm DRAM., , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (2): 249-256 (2012)47% power reduction and 91% area reduction in inductive-coupling programmable bus for NAND flash memory stacking., , , , , , und . CICC, Seite 449-452. IEEE, (2009)A 6nW inductive-coupling wake-up transceiver for reducing standby power of non-contact memory card by 500×., , , und . ISSCC, Seite 214-215. IEEE, (2013)2 Gb/s 15 pJ/b/chip Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking., , , , , , , und . J. Solid-State Circuits, 45 (1): 134-141 (2010)47% Power Reduction and 91% Area Reduction in Inductive-Coupling Programmable Bus for NAND Flash Memory Stacking., , , , und . IEEE Trans. on Circuits and Systems, 57-I (9): 2269-2278 (2010)