Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Opportunities for Analog Coding in Emerging Memory Systems.

J. Engel, S. Eryilmaz, S. Kim, M. BrightSky, C. Lam, H. Lung, B. Olshausen, und H. Wong. CoRR, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Grazia Lamanna University of Stuttgart

Phi-Long Chung University of Stuttgart

Lena Lambers

Maike Lambarth University of Stuttgart

San Lam Ng University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Opportunities for Analog Coding in Emerging Memory Systems.J. Engel, S. Eryilmaz, S. Kim, M. BrightSky, C. Lam, H. Lung, B. Olshausen, und H. Wong. CoRR, (2017)7.3 A resistance-drift compensation scheme to reduce MLC PCM raw BER by over 100× for storage-class memory applications.W. Khwa, M. Chang, J. Wu, M. Lee, T. Su, K. Yang, T. Chen, T. Wang, H. Li, M. BrightSky und 3 andere Autor(en). ISSCC, Seite 134-135. IEEE, (2016)Brain-like associative learning using a nanoscale non-volatile phase change synaptic device array.S. Eryilmaz, D. Kuzum, R. Jeyasingh, S. Kim, M. BrightSky, C. Lam, und H. Wong. CoRR, (2014)Experimental Demonstration of Array-level Learning with Phase Change Synaptic Devices.S. Eryilmaz, D. Kuzum, R. Jeyasingh, S. Kim, M. BrightSky, C. Lam, und H. Wong. CoRR, (2014)Phase change memory.J. Li, und C. Lam. SCIENCE CHINA Information Sciences, 54 (5): 1061-1072 (2011)Post-silicon calibration of analog CMOS using phase-change memory cells.C. Wen, J. Paramesh, L. Pileggi, J. Li, S. Kim, J. Proesel, und C. Lam. ESSCIRC, Seite 423-426. IEEE, (2011)A Resistance Drift Compensation Scheme to Reduce MLC PCM Raw BER by Over 100× for Storage Class Memory Applications.W. Khwa, M. Chang, J. Wu, M. Lee, T. Su, K. Yang, T. Chen, T. Wang, H. Li, M. BrightSky und 3 andere Autor(en). J. Solid-State Circuits, 52 (1): 218-228 (2017)Training a Probabilistic Graphical Model with Resistive Switching Electronic Synapses.S. Eryilmaz, E. Neftci, S. Joshi, S. Kim, M. BrightSky, H. Lung, C. Lam, G. Cauwenberghs, und H. Wong. CoRR, (2016)Performance Optimization of a Class of Loops Involving Sums of Products of Sparse Arrays.C. Lam, P. Sadayappan, D. Cociorva, M. Alouani, und J. Wilkins. PPSC, (1999)A novel CMOS compatible embedded nonvolatile memory with zero process adder.M. Breitwisch, C. Lam, J. Johnson, S. Mittl, und J. Zhu. MTDT, Seite 9-12. IEEE Computer Society, (2005)