PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Jiang, Hanjun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A power scalable 2-10 Gb/s PI-based clock data recovery for multilane applications.

, , , , , , , , , , und . Microelectronics Journal, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chenming Jiang University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

A high-throughput multi-rate LDPC decoder for error correction of solid-state drives., , , , und . SiPS, Seite 1-6. IEEE, (2015)Using asynchronous circuits for communications in wireless endoscopic capsule., , und . APCCAS, Seite 1244-1247. IEEE, (2008)An Energy Efficient Implementation of On-demand MAC Protocol in Medical Wireless Body Sensor Networks., , , , und . ISCAS, Seite 3094-3097. IEEE, (2009)Testing high resolution ADCs using deterministic dynamic element matching., , , und . ISCAS (1), Seite 920-923. IEEE, (2004)A Wireless Capsule Endoscope System With Low-Power Controlling and Processing ASIC., , , , , , und . IEEE Trans. Biomed. Circuits and Systems, 3 (1): 11-22 (2009)A 0.0014 mm2 150 nW CMOS Temperature Sensor with Nonlinearity Characterization and Calibration for the -60 to +40 °C Measurement Range., , und . Sensors, 19 (8): 1777 (2019)An image compression algorithm for wireless endoscopy and its ASIC implementation., , , , und . BioCAS, Seite 103-106. IEEE, (2016)A Binarized CNN-Based Bowel Sound Recognition Algorithm With Time-Domain Histogram Features for Wearable Healthcare Systems., , , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 69 (2): 629-633 (2022)An energy-efficient SoC for closed-loop medical monitoring and intervention., , , , , und . CICC, Seite 1-4. IEEE, (2010)A 40-Gb/s Quarter-Rate SerDes Transmitter and Receiver Chipset in 65-nm CMOS., , , , , , , , , und . J. Solid-State Circuits, 52 (11): 2963-2978 (2017)