Autor der Publikation

Analysis of hot carrier effects in a 0.35 µm high voltage n-channel LDMOS transistor.

, , , und . Microelectronics Reliability, 47 (9-11): 1439-1443 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Hot-carrier reliability in high-voltage lateral double-diffused MOS transistors., , , , , , und . IET Circuits, Devices & Systems, 2 (3): 347-353 (2008)Negative bias temperature instability modeling for high-voltage oxides at different stress temperatures., , , , und . Microelectronics Reliability, 47 (4-5): 697-699 (2007)Scalable High Voltage CMOS technology for Smart Power and sensor applications., , , , , , , , , und . Elektrotechnik und Informationstechnik, 125 (4): 109-117 (2008)Comparison of analytic distribution function models for hot-carrier degradation modeling in nLDMOSFETs., , , , , , , , und . Microelectronics Reliability, 55 (9-10): 1427-1432 (2015)Analysis of hot carrier effects in a 0.35 µm high voltage n-channel LDMOS transistor., , , und . Microelectronics Reliability, 47 (9-11): 1439-1443 (2007)An analytical approach for physical modeling of hot-carrier induced degradation., , , , , , , , und . Microelectronics Reliability, 51 (9-11): 1525-1529 (2011)Interface traps density-of-states as a vital component for hot-carrier degradation modeling., , , , , , , , , und 4 andere Autor(en). Microelectronics Reliability, 50 (9-11): 1267-1272 (2010)