Autor der Publikation

Plasmonic nanohole arrays on Si-Ge heterostructures: an approach for integrated biosensors

, , , , , , , , , , , und . Plasmonics in Biology and Medicine XIII, 9724, Seite 97240M. SPIE, (2016)
DOI: 10.1117/12.2212650

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Approaches for III/V Photonics on Si, , , , , , , , , und . Physics of semiconductors : 30th International Conference on the Physics of Semiconductors . Seoul, Korea, 25 - 30 July 2010, 1399, Seite 261-262. Melville, New York, AIP, (2010)Ge-on-Si PIN-photodetectors with Al nanoantennas: The effect of nanoantenna size on light scattering into waveguide modes, , , , , , , , , und . Applied Physics Letters, (2016)Characterization of thin Boron layers grown on Silicon utilizing molecular beam epitaxy for ultra-shallow pn-junctions., und . MIPRO, Seite 7-11. IEEE, (2018)Electrical Characterization of SiGeSn/Ge/GeSn-pin-Heterodiodes at Low Temperatures., , , , , , , und . MIPRO, Seite 55-59. IEEE, (2021)Reduction of dark current in Ge-on-Si avalanche photodiodes using a double mesa structure, , , , , , und . Metamaterials, Metadevices, and Metasystems 2024, 13109, Seite 1310907. International Society for Optics and Photonics, SPIE, (2024)Small-signal IMPATT diode characterization for mm-wave power generation in monolithic scenarios, , , , , , und . 2016 46th European Solid-State Device Research Conference (ESSDERC), Seite 109-112. IEEE, (2016)Simulation-based optimization of Ge-PIN-photodiodes with Al nanohole arrays for refractive index sensing, , , , , und . 2018 41st International Convention on Information and Communication Technology, Electronics and Microelectronics (MIPRO), Seite 0023-0026. IEEE, (2018)Silicon tunneling field-effect transistors with tunneling in line with the gate field, , , , , , , und . IEEE Electron Device Letters, 34 (2): 154-156 (2013)Virtual Substrate Technology for Ge1-XSnX Heteroepitaxy on Si Substrates, , , , , , , , , und . ECS Transactions, 64 (6): 811-818 (2014)Very High Room-Temperature Peak-to-Valley Current Ratio in Si Esaki Tunneling Diodes (March 2010), , , , , , und . IEEE Transactions on Electron Devices, 57 (11): 2857-2863 (2010)