Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Reducing interpolant circuit size by ad-hoc logic synthesis and SAT-based weakening.

G. Cabodi, P. Camurati, M. Palena, P. Pasini, und D. Vendraminetto. FMCAD, Seite 25-32. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Marco Ströbel University of Stuttgart

Marco Maier University of Stuttgart

Marco Testa University of Stuttgart

Dr. Marco Spurk University of Stuttgart

Marco Dettling University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Interpolation with Guided Refinement: Revisiting incrementality in SAT-based unbounded model checking.G. Cabodi, M. Palena, und P. Pasini. FMCAD, Seite 43-50. IEEE, (2014)A 7/2-Approximation Algorithm for the Maximum Duo-Preservation String Mapping Problem.N. Boria, G. Cabodi, P. Camurati, M. Palena, P. Pasini, und S. Quer. CPM, Volume 54 von LIPIcs, Seite 11:1-11:8. Schloss Dagstuhl - Leibniz-Zentrum fuer Informatik, (2016)Test Time Minimization in Reconfigurable Scan Networks.R. Cantoro, M. Palena, P. Pasini, und M. Reorda. ATS, Seite 119-124. IEEE Computer Society, (2016)Trading-off Incrementality and Dynamic Restart of Multiple Solvers in IC3.M. Palena, G. Cabodi, und A. Mishchenko. DIFTS@FMCAD, Volume 1130 von CEUR Workshop Proceedings, CEUR-WS.org, (2013)Fast cone-of-influence computation and estimation in problems with multiple properties.C. Loiacono, M. Palena, P. Pasini, D. Patti, S. Quer, S. Ricossa, D. Vendraminetto, und J. Baumgartner. DATE, Seite 803-806. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A Greedy Approach to Answer Reachability Queries on DAGs.N. Boria, G. Cabodi, P. Camurati, M. Palena, P. Pasini, und S. Quer. CoRR, (2016)Interpolation-Based Learning as a Mean to Speed-Up Bounded Model Checking (Short Paper).G. Cabodi, P. Camurati, M. Palena, P. Pasini, und D. Vendraminetto. SEFM, Volume 10469 von Lecture Notes in Computer Science, Seite 382-387. Springer, (2017)Test of Reconfigurable Modules in Scan Networks.R. Cantoro, F. Zadegan, M. Palena, P. Pasini, E. Larsson, und M. Reorda. IEEE Trans. Computers, 67 (12): 1806-1817 (2018)Logic Synthesis for Interpolant Circuit Compaction.G. Cabodi, P. Camurati, M. Palena, P. Pasini, und D. Vendraminetto. IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (2): 380-384 (2019)Reducing interpolant circuit size by ad-hoc logic synthesis and SAT-based weakening.G. Cabodi, P. Camurati, M. Palena, P. Pasini, und D. Vendraminetto. FMCAD, Seite 25-32. IEEE, (2016)