Autor der Publikation

Logic Synthesis for Interpolant Circuit Compaction.

, , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (2): 380-384 (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Cabodi, Gianpiero
Eine Person hinzufügen mit dem Namen Cabodi, Gianpiero
 

Weitere Publikationen von Autoren mit dem selben Namen

Symbolic traversals of data paths with auxiliary variables., , und . Great Lakes Symposium on VLSI, Seite 93-96. IEEE, (1994)Interpolation with Guided Refinement: Revisiting incrementality in SAT-based unbounded model checking., , und . FMCAD, Seite 43-50. IEEE, (2014)Verification and synthesis of counters based on symbolic techniques., , , und . ED&TC, Seite 176-181. IEEE Computer Society, (1997)Interpolation sequences revisited., , und . DATE, Seite 316-322. IEEE, (2011)Tightening BDD-based approximate reachability with SAT-based clause generalization∗., , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)Cross-fertilizing FSM verification techniques and sequential diagnosis., , , , und . EURO-DAC, Seite 306-311. IEEE Computer Society Press, (1992)Trading-Off SAT Search and Variable Quantifications for Effective Unbounded Model Checking., , , , , und . FMCAD, Seite 1-8. IEEE, (2008)Circuit Based Quantification: Back to State Set Manipulation within Unbounded Model Checking., , , und . DATE, Seite 688-689. IEEE Computer Society, (2005)Thread-based multi-engine model checking for multicore platforms., , und . ACM Trans. Design Autom. Electr. Syst., 18 (3): 36:1-36:28 (2013)TPDL: Extended Temporal Profile Description Language., , , und . Softw., Pract. Exper., 21 (4): 355-374 (1991)