PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Kadetotad, Deepak"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Comprehensive Evaluation of OpenCL-based Convolutional Neural Network Accelerators in Xilinx and Altera FPGAs.

, , , , , und . CoRR, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Deepak Deepak University of Stuttgart

Ganesh Deepak Rupakula University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Parallel Architecture With Resistive Crosspoint Array for Dictionary Learning Acceleration., , , , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 5 (2): 194-204 (2015)Efficient memory compression in deep neural networks using coarse-grain sparsification for speech applications., , , und . ICCAD, Seite 78. ACM, (2016)Comprehensive Evaluation of OpenCL-Based CNN Implementations for FPGAs., , , , , und . IWANN (2), Volume 10306 von Lecture Notes in Computer Science, Seite 271-282. Springer, (2017)Technology-design co-optimization of resistive cross-point array for accelerating learning algorithms on chip., , , , , , , , , und . DATE, Seite 854-859. ACM, (2015)A Real-Time 17-Scale Object Detection Accelerator With Adaptive 2000-Stage Classification in 65 nm CMOS., , , , , , und . IEEE Trans. on Circuits and Systems, 66-I (10): 3843-3853 (2019)A 8.93-TOPS/W LSTM Recurrent Neural Network Accelerator Featuring Hierarchical Coarse-Grain Sparsity With All Parameters Stored On-Chip., , , und . ESSCIRC, Seite 119-122. IEEE, (2019)ECG Authentication Neural Network Hardware Design with Collective Optimization of Low Precision and Structured Compression., , , , , , und . ISCAS, Seite 1-5. IEEE, (2019)A real-time 17-scale object detection accelerator with adaptive 2000-stage classification in 65nm CMOS., , , , , , , , und . ISCAS, Seite 1-4. IEEE, (2017)A 1.06- $\mu$ W Smart ECG Processor in 65-nm CMOS for Real-Time Biometric Authentication and Personal Cardiac Monitoring., , , , , , , und . J. Solid-State Circuits, 54 (8): 2316-2326 (2019)Joint Optimization of Quantization and Structured Sparsity for Compressed Deep Neural Networks., , , , , und . ICASSP, Seite 1393-1397. IEEE, (2019)