Autor der Publikation

Parametric Yield Analysis and Constrained-Based Supply Voltage Optimization.

, , , , , und . ISQED, Seite 284-290. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Devgan, Anirudh
Eine Person hinzufügen mit dem Namen Devgan, Anirudh
 

Weitere Publikationen von Autoren mit dem selben Namen

Modeling and Analysis of Parametric Yield under Power and Performance Constraints., , , und . IEEE Design & Test of Computers, 22 (4): 376-385 (2005)Timing Analysis and Optimization: From Devices to Systems (Abstract of Embedded Tutorial)., und . ASP-DAC, Seite 345. IEEE, (1998)An "Effective" Capacitance Based Delay Metric for RC Interconnect., , und . ICCAD, Seite 229-234. IEEE Computer Society, (2000)Design of sub-90nm Circuits and Design Methodologies., , , , und . ISQED, Seite 3-4. IEEE Computer Society, (2005)Transient sensitivity computation in controlled explicit piecewiselinear simulation., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 19 (1): 98-110 (2000)Achieving continuous VT performance in a dual VT process., , , und . ASP-DAC, Seite 393-398. ACM Press, (2005)Sleep transistor sizing using timing criticality and temporal currents., , , und . ASP-DAC, Seite 1094-1097. ACM Press, (2005)Power Variability and Its Impact on Design., und . VLSI Design, Seite 679-682. IEEE Computer Society, (2005)Efficient coupled noise estimation for on-chip interconnects.. ICCAD, Seite 147-151. IEEE Computer Society / ACM, (1997)Block-based Static Timing Analysis with Uncertainty., und . ICCAD, Seite 607-614. IEEE Computer Society / ACM, (2003)