Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Parametric Yield Analysis and Constrained-Based Supply Voltage Optimization.

R. Rao, K. Agarwal, A. Devgan, K. Nowka, D. Sylvester, und R. Brown. ISQED, Seite 284-290. IEEE Computer Society, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Rahul Barthwal University of Stuttgart

M. Fittingho

M. Nudischer

M. Kratzer

M. Liewald

Weitere Publikationen von Autoren mit dem selben Namen

Power-aware global signaling strategies.R. Rao, K. Agarwal, D. Sylvester, H. Kaul, R. Brown, und S. Nassif. ISCAS (1), Seite 604-607. IEEE, (2005)A Local Random Variability Detector With Complete Digital On-Chip Measurement Circuitry.R. Rao, K. Jenkins, und J. Kim. J. Solid-State Circuits, 44 (9): 2616-2623 (2009)Adaptive MTCMOS for dynamic leakage and frequency control using variable footer strength.H. Deogun, D. Sylvester, R. Rao, und K. Nowka. SoCC, Seite 147-150. IEEE, (2005)On-Chip Process Variation Detection and Compensation Using Delay and Slew-Rate Monitoring Circuits.A. Ghosh, R. Rao, C. Chuang, und R. Brown. ISQED, Seite 815-820. IEEE Computer Society, (2008)Parametric Yield Analysis and Optimization in Leakage Dominated Technologies.K. Agarwal, R. Rao, D. Sylvester, und R. Brown. IEEE Trans. VLSI Syst., 15 (6): 613-623 (2007)Dynamically Pulsed MTCMOS With Bus Encoding for Reduction of Total Power and Crosstalk Noise.H. Singh, R. Rao, K. Agarwal, D. Sylvester, und R. Brown. IEEE Trans. VLSI Syst., 18 (1): 166-170 (2010)Analysis and Optimization of Enhanced MTCMOS Scheme.R. Rao, J. Burns, und R. Brown. VLSI Design, Seite 234-239. IEEE Computer Society, (2004)Impact of Device Aging on Early Mode Failures in Pulsed Latches.A. Shukla, R. Rao, und J. Warnock. VLSI Design, Seite 256-260. IEEE Computer Society, (2018)Approaches to run-time and standby mode leakage reduction in global buses.R. Rao, K. Agarwal, D. Sylvester, R. Brown, K. Nowka, und S. Nassif. ISLPED, Seite 188-193. ACM, (2004)IBM POWER9 circuit design and energy optimization for 14-nm technology.E. Fluhr, R. Rao, H. Smith, A. Buyuktosunoglu, und R. Monfort. IBM Journal of Research and Development, 62 (4/5): 4 (2018)