PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Chakrabarti, Chaitali"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Using Low Cost Erasure and Error Correction Schemes to Improve Reliability of Commodity DRAM Systems.

, , , , , , und . IEEE Trans. Computers, 65 (12): 3766-3779 (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Chakrabarti, Chaitali
Eine Person hinzufügen mit dem Namen Chakrabarti, Chaitali
 

Weitere Publikationen von Autoren mit dem selben Namen

A distributed psycho-visually motivated Canny edge detector., , , und . ICASSP, Seite 822-825. IEEE, (2010)A survey of architectures for the discrete and continuous wavelet transforms., , und . ICASSP, Seite 2849-2852. IEEE Computer Society, (1995)Automatic antenna-tuning unit for software-defined and cognitive radio., , , , und . Wireless Communications and Mobile Computing, 7 (9): 1103-1115 (2007)An Efficient Control Point Insertion Technique for Leakage Reduction of Scaled CMOS Circuits., und . IEEE Trans. on Circuits and Systems, 52-II (8): 496-500 (2005)Multidimensional DFT IP Generator for FPGA Platforms., , , und . IEEE Trans. on Circuits and Systems, 58-I (4): 755-764 (2011)An Automated Framework for Accelerating Numerical Algorithms on Reconfigurable Platforms Using Algorithmic/Architectural Optimization., , , , , , , , , und . IEEE Trans. Computers, 58 (12): 1654-1667 (2009)Novel sorting network-based architectures for rank order filters., und . IEEE Trans. VLSI Syst., 2 (4): 502-507 (1994)An approach for adaptively approximating the Viterbi algorithm to reduce power consumption while decoding convolutional codes., und . IEEE Trans. Signal Processing, 52 (5): 1443-1451 (2004)A VLSI architecture for lifting-based forward and inverse wavelet transform., , und . IEEE Trans. Signal Processing, 50 (4): 966-977 (2002)A Digit-Serial Architecture for Gray-Scale Morphological Filtering., und . ISCAS, Seite 207-210. IEEE, (1994)