Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

HORNET: A Cycle-Level Multicore Simulator., , , , , , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (6): 890-903 (2012)A Deadlock-Free and Connectivity-Guaranteed Methodology for Achieving Fault-Tolerance in On-Chip Networks., , , , und . IEEE Trans. Computers, 65 (2): 353-366 (2016)Depth map generation from geometry and motion., , , und . ICDIP, Volume 8878 von SPIE Proceedings, Seite 88780G. SPIE, (2013)A 4K×2K@60fps Multi-format Multi-function Display Processor for High Perceptual Quality., , , , , , , , , und 3 andere Autor(en). APCCAS, Seite 427-430. IEEE, (2018)Activations Quantization for Compact Neural Networks., , , , , und . DSL, Seite 1-5. IEEE, (2018)Reconstruction of Visual Image From Functional Magnetic Resonance Imaging Using Spiking Neuron Model., , , , , und . IEEE Trans. Cognitive and Developmental Systems, 10 (3): 624-636 (2018)FASHION: Fault-Aware Self-Healing Intelligent On-chip Network., , , , , , , und . CoRR, (2017)Scalable, accurate multicore simulation in the 1000-core era., , , , , , und . ISPASS, Seite 175-185. IEEE Computer Society, (2011)Architecting high-performance energy-efficient soft error resilient cache under 3D integration technology., , , , und . Microprocessors and Microsystems - Embedded Hardware Design, 35 (4): 371-381 (2011)A reconfigurable parallel acceleration platform for evaluation of permutation entropy., , , , und . EMBC, Seite 5735-5738. IEEE, (2014)