PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Suresh, Vikram B."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 4-fJ/b Delay-Hardened Physically Unclonable Function Circuit With Selective Bit Destabilization in 14-nm Trigate CMOS.

, , , , , , , , , und . IEEE J. Solid State Circuits, 52 (4): 940-949 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

B. Schlecht

Max B. Schäfer

Yana Boeva University of Stuttgart

The Model Multiple: On Approximation Work in Digital Models and Twins. Are You a Model? On an Architectural Medium of Spatial Exploration, JOVIS, Berlin, (2024)

Oliver Bischoff University of Stuttgart

Lidar error in complex terrain - case study based on two measurement campaigns, , , , und . Journal of Physics: Conference Series, 2767 (4): 042032 (Juni 2024)

Dr. phil. Toni Bernhart University of Stuttgart

Das Stuttgarter Medienarchiv. Stuttgarter Medienarchiv, Abteilungen für Neuere deutsche Literatur I und II, Institut für Literaturwissenschaft, Universität Stuttgart, Stuttgart, (2024)
 

Weitere Publikationen von Autoren mit dem selben Namen

On lithography aware metal-fill insertion., , und . ISQED, Seite 200-207. IEEE, (2012)Implementing hardware Trojans: Experiences from a hardware Trojan challenge., , , , , und . ICCD, Seite 301-304. IEEE Computer Society, (2011)REFLEX: Reconfigurable logic for entropy extraction., und . SoCC, Seite 341-346. IEEE, (2014)An All-Digital Unified Physically Unclonable Function and True Random Number Generator Featuring Self-Calibrating Hierarchical Von Neumann Extraction in 14-nm Tri-gate CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1074-1085 (2019)A Time-/Frequency-Domain Side-Channel Attack Resistant AES-128 and RSA-4K Crypto-Processor in 14-nm CMOS., , , , , , , , , und . IEEE J. Solid State Circuits, 56 (4): 1141-1151 (2021)Low-Clock-Power Digital Standard Cell IPs for High-Performance Graphics/AI Processors in 10nm CMOS., , , , , , , , , und 6 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2020)On-chip lightweight implementation of reduced NIST randomness test suite., , und . HOST, Seite 93-98. IEEE Computer Society, (2013)340 mV-1.1 V, 289 Gbps/W, 2090-Gate NanoAES Hardware Accelerator With Area-Optimized Encrypt/Decrypt GF(2 4 ) 2 Polynomials in 22 nm Tri-Gate CMOS., , , , , , , , und . IEEE J. Solid State Circuits, 50 (4): 1048-1058 (2015)Managing test coverage uncertainty due to thermal noise in nano-CMOS: A case-study on an SRAM array., und . ICCD, Seite 201-206. IEEE Computer Society, (2013)Entropy Extraction in Metastability-based TRNG., und . HOST, Seite 135-140. IEEE Computer Society, (2010)