PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Ambrose, Jude Angelo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RIJID: Random Code Injection to Mask Power Analysis based Side Channel Attacks.

, , und . DAC, Seite 489-492. IEEE, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jude Al Issa Zada University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

MAPro: A Tiny Processor for Reconfigurable Baseband Modulation Mapping., , und . VLSI Design, Seite 1-6. IEEE Computer Society, (2013)RACE: A Rapid, ArChitectural Simulation and Synthesis Framework for Embedded Processors., , , und . DIPES/BICC, Volume 329 von IFIP Advances in Information and Communication Technology, Seite 137-144. Springer, (2010)Efficient implementation of multi-moduli architectures for Binary-to-RNS conversion., , und . ASP-DAC, Seite 819-824. IEEE, (2012)DARNS: A randomized multi-modulo RNS architecture for double-and-add in ECC to prevent power analysis side channel attacks., , und . ASP-DAC, Seite 620-625. IEEE, (2013)A double-width algorithmic balancing to prevent power analysis Side Channel Attacks in AES., , , und . ISVLSI, Seite 76-83. IEEE Computer Socity, (2013)A smart random code injection to mask power analysis based side channel attacks., , und . CODES+ISSS, Seite 51-56. ACM, (2007)DIMSim: a rapid two-level cache simulation approach for deadline-based MPSoCs., , , , und . CODES+ISSS, Seite 151-160. ACM, (2012)RIJID: Random Code Injection to Mask Power Analysis based Side Channel Attacks., , und . DAC, Seite 489-492. IEEE, (2007)Variable increment step based reconfigurable interleaver for multimode communication application., , und . ISCAS, Seite 73-76. IEEE, (2013)ARCHER: Communication-based predictive architecture selection for application specific multiprocessor Systems-on-Chip., , , , , , , und . ISCAS, Seite 413-416. IEEE, (2015)