Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

The circuit and physical design of the POWER4 microprocessor.

J. Warnock, J. Keaty, J. Petrovick, J. Clabes, C. Kircher, B. Krauter, P. Restle, B. Zoric, und C. Anderson. IBM J. Res. Dev., 46 (1): 27-52 (2002)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. James Foster University of Stuttgart

D. Marino

D. Roth

D. Inkermann

D. Roth

Weitere Publikationen von Autoren mit dem selben Namen

POWER7TM local clocking and clocked storage elements.J. Warnock, L. Sigal, D. Wendel, K. Muller, J. Friedrich, V. Zyuban, E. Cannon, und A. KleinOsowski. ISSCC, Seite 178-179. IEEE, (2010)Circuit and Physical Design of the zEnterprise™ EC12 Microprocessor Chips and Multi-Chip Module.J. Warnock, Y. Chan, H. Harrer, S. Carey, G. Salem, D. Malone, R. Puri, J. Zitz, A. Jatkowski, G. Strevig und 15 andere Autor(en). J. Solid-State Circuits, 49 (1): 9-18 (2014)Cell Broadband Engine processor: Design and implementation.M. Riley, J. Warnock, und D. Wendel. IBM Journal of Research and Development, 51 (5): 545-558 (2007)4.1 22nm Next-generation IBM System z microprocessor.J. Warnock, B. Curran, J. Badar, G. Fredeman, D. Plass, Y. Chan, S. Carey, G. Salem, F. Schroeder, F. Malgioglio und 21 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)Design-synthesis co-optimisation using skewed and tapered gates.A. Datta, J. Warnock, A. Shukla, S. Gupta, Y. Chan, K. Mohan, und C. Nagarajan. DATE, Seite 1144-1147. IEEE, (2016)High-Performance Complementary Bipolar TechnologyJ. Warnock, J. Cressler, J. Burghartz, D. Harame, K. Jenkins, und C. Chuang. Digest of technical papers : 1993 Symposium on VLSI Technology : May 17 - 19, 1993, Kyoto, Seite 75-76. Piscataway, New Jersey, IEEE, (1993)A High Performance 0.25/spl mu/m CMOSG. Shahidi, J. Warnock, A. Acovic, P. Agnello, C. Blair, J. Burghartz, E. Crabbé, J. Cressler, P. Coane, J. Comfort und 17 andere Autor(en). Digest of technical papers : 1993 Symposium on VLSI Technology : May 17 - 19, 1993, Kyoto, Seite 93-94. Piscataway, New Jersey, IEEE, (1993)Selective Epitaxial Refill for In-Trench Device FabricationJ. Burghartz, J. Warnock, S. Mader, und B. Ginsberg. Electronics Letters, 25 (20): 1337-1338 (28.09.1989)Design, CAD and technology challenges for future processors: 3D perspectives.J. Burns, G. Carpenter, E. Kursun, R. Puri, J. Warnock, und M. Scheuermann. DAC, Seite 212. ACM, (2011)High-Performance CMOS Circuit Techniques for the G-4 S/390 Microprocessor.J. Warnock, L. Sigal, B. Curran, und Y. Chan. ICCD, Seite 247-252. IEEE Computer Society, (1997)