Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Sharer status-based caching in tiled multiprocessor systems-on-chip.

P. Damodaran, A. Zaib, S. Wallentowitz, T. Wild, und A. Herkersdorf. SpringSim (HPS), Seite 67-74. SCS/ACM, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. -Ing. Stefan Carosella University of Stuttgart

Stefan Köbel University of Stuttgart

Stefan Esselborn University of Stuttgart

Stefan Kunert University of Stuttgart

Stefan Schippling University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Hardware Support for Efficient Resource Utilization in Manycore Processor Systems.A. Herkersdorf, A. Lankes, M. Meitinger, R. Ohlendorf, S. Wallentowitz, T. Wild, und J. Zeppenfeld. Multiprocessor System-on-Chip, Springer, (2011)Adaptive multi-layer techniques for increased system dependabilityL. Bauer, J. Henkel, A. Herkersdorf, M. Kochte, J. Kühn, W. Rosenstiel, T. Schweizer, S. Wallentowitz, V. Wenzel, T. Wild und 2 andere Autor(en). it - Information Technology, 57 (3): 149-158 (2015)A Hardware/Software Approach for Mitigating Performance Interference Effects in Virtualized Environments Using SR-IOV.A. Richter, C. Herber, S. Wallentowitz, T. Wild, und A. Herkersdorf. CLOUD, Seite 950-957. IEEE, (2015)HW-OSQM: Reducing the Impact of Event Signaling by Hardware-Based Operating System Queue Manipulation.S. Wallentowitz, T. Wild, und A. Herkersdorf. ARCS, Volume 7767 von Lecture Notes in Computer Science, Seite 280-291. Springer, (2013)Efficient Inter-Task Communication in Tiled Many-Core System-on-Chip Architectures.S. Wallentowitz. Technical University Munich, Germany, (2018)Distributed cooperative shared last-level caching in tiled multiprocessor system on chip.P. Damodaran, S. Wallentowitz, und A. Herkersdorf. DATE, Seite 1-4. European Design and Automation Association, (2014)An Analytic Approach on End-to-End Packet Error Rate Estimation for Network-on-Chip.M. Vonbun, S. Wallentowitz, A. Oeldemann, und A. Herkersdorf. DSD, Seite 621-628. IEEE Computer Society, (2015)Sharer status-based caching in tiled multiprocessor systems-on-chip.P. Damodaran, A. Zaib, S. Wallentowitz, T. Wild, und A. Herkersdorf. SpringSim (HPS), Seite 67-74. SCS/ACM, (2015)Dependable task and communication migration in tiled manycore system-on-chip.S. Wallentowitz, S. Rosch, T. Wild, A. Herkersdorf, V. Wenzel, und J. Henkel. FDL, Seite 1-8. IEEE, (2014)A SW performance estimation framework for early system-level-design using fine-grained instrumentation.T. Kempf, K. Karuri, S. Wallentowitz, G. Ascheid, R. Leupers, und H. Meyr. DATE, Seite 468-473. European Design and Automation Association, Leuven, Belgium, (2006)