Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Hardware Support for Efficient Resource Utilization in Manycore Processor Systems.

A. Herkersdorf, A. Lankes, M. Meitinger, R. Ohlendorf, S. Wallentowitz, T. Wild, und J. Zeppenfeld. Multiprocessor System-on-Chip, Springer, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Univ. -Prof. Dr. Johannes Kästner University of Stuttgart

Johannes Knittel University of Stuttgart

Johannes Schorr University of Stuttgart

Univ. -Prof. Dr. Johannes Steidle University of Stuttgart

Johannes Oswald University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A new framework to accelerate Virtex-II Pro dynamic partial self-reconfiguration.C. Claus, F. Müller, J. Zeppenfeld, und W. Stechele. IPDPS, Seite 1-7. IEEE, (2007)Hardware Support for Efficient Resource Utilization in Manycore Processor Systems.A. Herkersdorf, A. Lankes, M. Meitinger, R. Ohlendorf, S. Wallentowitz, T. Wild, und J. Zeppenfeld. Multiprocessor System-on-Chip, Springer, (2011)Using partial-run-time reconfigurable hardware to accelerate video processing in driver assistance system.C. Claus, J. Zeppenfeld, F. Müller, und W. Stechele. DATE, Seite 498-503. EDA Consortium, San Jose, CA, USA, (2007)Combining Software and Hardware LCS for Lightweight On-Chip Learning.A. Bernauer, J. Zeppenfeld, O. Bringmann, A. Herkersdorf, und W. Rosenstiel. DIPES/BICC, Volume 329 von IFIP Advances in Information and Communication Technology, Seite 278-289. Springer, (2010)Organic Computing at the System on Chip Level.A. Bouajila, J. Zeppenfeld, W. Stechele, A. Herkersdorf, A. Bernauer, O. Bringmann, und W. Rosenstiel. VLSI-SoC, Seite 338-341. IEEE, (2006)A low-overhead monitoring ring interconnect for MPSoC parameter optimization.A. Bouajila, A. Lakhtel, J. Zeppenfeld, W. Stechele, und A. Herkersdorf. DDECS, Seite 46-49. IEEE, (2012)System Level Simulation of Autonomic SoCs with TAPES.A. Lankes, T. Wild, und J. Zeppenfeld. ARCS, Volume 4934 von Lecture Notes in Computer Science, Seite 9-22. Springer, (2008)An architecture and an FPGA prototype of a reliable processor pipeline towards multiple soft- and timing errors.A. Bouajila, J. Zeppenfeld, W. Stechele, und A. Herkersdorf. DDECS, Seite 225-230. IEEE Computer Society, (2011)Autonomic System on Chip Platform.A. Bouajila, J. Zeppenfeld, W. Stechele, A. Bernauer, O. Bringmann, W. Rosenstiel, und A. Herkersdorf. Organic Computing, Springer, (2011)Learning Classifier Tables for Autonomic Systems on Chip.J. Zeppenfeld, A. Bouajila, W. Stechele, und A. Herkersdorf. GI Jahrestagung (2), Volume P-134 von LNI, Seite 771-778. GI, (2008)