PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Hameed, Fazal"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient STT-RAM last-level-cache architecture to replace DRAM cache.

, , und . MEMSYS, Seite 141-151. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Hameed, Fazal
Eine Person hinzufügen mit dem Namen Hameed, Fazal
 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic thermal management in 3D multi-core architecture through run-time adaptation., , und . DATE, Seite 299-304. IEEE, (2011)Architecting On-Chip DRAM Cache for Simultaneous Miss Rate and Latency Reduction., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 35 (4): 651-664 (2016)Adaptive cache management for a combined SRAM and DRAM cache hierarchy for multi-cores., , und . DATE, Seite 77-82. EDA Consortium San Jose, CA, USA / ACM DL, (2013)ShiftsReduce: Minimizing Shifts in Racetrack Memory 4.0., , , , und . CoRR, (2019)Reducing Latency in an SRAM/DRAM Cache Hierarchy via a Novel Tag-Cache Architecture., , und . DAC, Seite 37:1-37:6. ACM, (2014)A Novel Hybrid DRAM/STT-RAM Last-Level-Cache Architecture for Performance, Energy, and Endurance Enhancement., und . IEEE Trans. VLSI Syst., 27 (10): 2375-2386 (2019)Optimizing Tensor Contractions for Embedded Devices with Racetrack and DRAM Memories., , , und . ACM Trans. Embed. Comput. Syst., 19 (6): 44:1-44:26 (2020)Dynamic cache management in multi-core architectures through run-time adaptation., , und . DATE, Seite 485-490. IEEE, (2012)SHRIMP: Efficient Instruction Delivery with Domain Wall Memory., , , , und . ISLPED, Seite 1-6. IEEE, (2019)Reducing inter-core cache contention with an adaptive bank mapping policy in DRAM cache., , und . CODES+ISSS, Seite 1:1-1:8. IEEE, (2013)