PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Castrillón, Jerónimo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient STT-RAM last-level-cache architecture to replace DRAM cache.

, , und . MEMSYS, Seite 141-151. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jose Juan Jeronimo Rendon University of Stuttgart

 

Weitere Publikationen von Autoren mit dem selben Namen

Application-aware spinlock control using a hardware scheduler in MPSoC platforms., , , , , , und . ISSoC, Seite 1-6. IEEE, (2012)Software Compilation Techniques for MPSoCs., , und . Handbook of Signal Processing Systems, Springer, (2013)Compiling for Resilience: the Performance Gap., , , und . PARCO, Volume 27 von Advances in Parallel Computing, Seite 721-730. IOS Press, (2015)A Hardware/Software Stack for Heterogeneous Systems., , , , , , , , , und 23 andere Autor(en). IEEE Trans. Multi-Scale Computing Systems, 4 (3): 243-259 (2018)GCC-Plugin for Automated Accelerator Generation and Integration on Hybrid FPGA-SoCs., , , und . CoRR, (2015)Compile- and run-time approaches for the selection of efficient data structures for dynamic graph analysis., , , und . Applied Network Science, (2016)Supporting Fine-grained Dataflow Parallelism in Big Data Systems., , und . PMAM@PPoPP, Seite 41-50. ACM, (2018)NVMain Extension for Multi-Level Cache Systems., , und . RAPIDO, Seite 7:1-7:6. ACM, (2018)Efficient STT-RAM last-level-cache architecture to replace DRAM cache., , und . MEMSYS, Seite 141-151. ACM, (2017)RTSim: A Cycle-Accurate Simulator for Racetrack Memories., , , , und . IEEE Comput. Archit. Lett., 18 (1): 43-46 (2019)