Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Approximate On-chip Memory Optimization Method For Deep Residual Networks.

X. Wang, Z. Chen, K. Jia, J. Han, Q. Wei, F. Qiao, und H. Yang. DSL, Seite 1-5. IEEE, (2018)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiliu Yang University of Stuttgart

Yang Wang University of Stuttgart

Guangpu Yang University of Stuttgart

Hsiu-Yu Yang University of Stuttgart

Peihan Yang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

Modeling the Impact of Process Variation on Critical Charge Distribution.Q. Ding, R. Luo, H. Wang, H. Yang, und Y. Xie. SoCC, Seite 243-246. IEEE, (2006)A "Near-the-Best" System-Level Design Methodology of Multi-Core H.264 Video Decoder Based on the Parallelized Multi-Core Simulator.B. Xia, F. Qiao, Z. Du, D. Zhu, und H. Yang. Journal of Circuits, Systems, and Computers, (2012)Power Gating Aware Task Scheduling in MPSoC.Y. Wang, J. Xu, Y. Xu, W. Liu, und H. Yang. IEEE Trans. VLSI Syst., 19 (10): 1801-1812 (2011)A low-complexity symbol-level differential detection scheme for IEEE 802.15.4 O-QPSK signals.C. Wang, Y. Liu, R. Luo, und H. Yang. WCSP, Seite 1-6. IEEE, (2012)High Speed Soft-Error-Tolerant Latch and Flip-Flop Design for Multiple VDD Circuit.S. Lin, H. Yang, und R. Luo. ISVLSI, Seite 273-278. IEEE Computer Society, (2007)Whitespace-aware TSV arrangement in 3D clock tree synthesis.X. Li, W. Liu, H. Du, Y. Wang, Y. Ma, und H. Yang. ISVLSI, Seite 115-120. IEEE Computer Socity, (2013)Application specific sensor node architecture optimization - Experiences from field deployments.W. Liu, X. Fei, T. Tang, P. Wang, H. Luo, B. Deng, und H. Yang. ASP-DAC, Seite 389-394. IEEE, (2012)HS3DPG: Hierarchical simulation for 3D P/G network.S. Tao, X. Chen, Y. Wang, Y. Ma, Y. Shi, H. Wang, und H. Yang. ASP-DAC, Seite 509-514. IEEE, (2013)DTW-Based Subsequence Similarity Search on AMD Heterogeneous Computing Platform.S. Huang, G. Dai, Y. Sun, Z. Wang, Y. Wang, und H. Yang. HPCC/EUC, Seite 1054-1063. IEEE, (2013)TSV-aware topology generation for 3D Clock Tree Synthesis.W. Liu, H. Du, Y. Wang, Y. Ma, Y. Xie, J. Quan, und H. Yang. ISQED, Seite 300-307. IEEE, (2013)