Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

BTI and leakage aware dynamic voltage scaling for reliable low power cache memories., , , und . IOLTS, Seite 194-199. IEEE, (2015)Selective state retention design using symbolic simulation., , , und . DATE, Seite 1644-1649. IEEE, (2009)A Co-Design Methodology for Energy-Efficient Multi-Mode Embedded Systems with Consideration of Mode Execution Probabilities., , und . DATE, Seite 10960-10965. IEEE Computer Society, (2003)Sub-clock power-gating technique for minimising leakage power during active mode., , , und . DATE, Seite 106-111. IEEE, (2011)Reducing the Energy Consumption in Fault-Tolerant Distributed Embedded Systems with Time-Constraint., , und . ISQED, Seite 368-373. IEEE Computer Society, (2007)Analysis of Resistive Bridge Defect Delay Behavior in the Presence of Process Variation., , , , und . Asian Test Symposium, Seite 389-394. IEEE Computer Society, (2011)Diagnosis of power switches with power-distribution-network consideration., , , und . ETS, Seite 1-6. IEEE, (2015)Integrated Test Data Decompression and Core Wrapper Design for Low-Cost System-on-a-Chip Testing., , und . ITC, Seite 64-73. IEEE Computer Society, (2002)Improved State Integrity of Flip-Flops for Voltage Scaled Retention Under PVT Variation., , , , und . IEEE Trans. on Circuits and Systems, 60-I (11): 2953-2961 (2013)Memory Reduction Methodology for Distributed-Arithmetic-Based DWT/IDWT Exploiting Data Symmetry., , , und . IEEE Trans. on Circuits and Systems, 56-II (4): 285-289 (2009)