Autor der Publikation

A Unified Model for Analysis of Real-Time Properties.

, , und . ISoLA (Preliminary proceedings), Volume TR-2004-6 von Technical Report, Seite 220-226. Department of Computer Science, University of Cyprus, (2004)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Very wide register: an asymmetric register file organization for low power embedded processors., , , , , und . DATE, Seite 1066-1071. EDA Consortium, San Jose, CA, USA, (2007)BuildMaster: Efficient ASIP architecture exploration through compilation and simulation result caching., , , und . DDECS, Seite 83-88. IEEE Computer Society, (2014)Strengthening Property Preservation in Concurrent Real-Time Systems., , , und . RTCSA, Seite 106-109. IEEE Computer Society, (2006)Automated extraction of scenario sequences from disciplined dataflow networks., , , , und . MEMOCODE, Seite 47-56. IEEE, (2013)Link-time effective whole-program optimizations., und . Future Generation Comp. Syst., 16 (5): 503-511 (2000)A different approach to high performance computing.. HiPC, Seite 22-27. IEEE Computer Society, (1997)FP-map-an approach to the functional pipelining of embedded programs., und . HiPC, Seite 415-420. IEEE Computer Society, (1997)Critical points based register-concurrency autotuning for GPUs., , , , , und . DATE, Seite 1273-1278. IEEE, (2016)An automated technique to generate relocatable partial bitstreams for Xilinx FPGAs., , , und . FPL, Seite 1-4. IEEE, (2015)A Unified Model for Analysis of Real-Time Properties., , und . ISoLA (Preliminary proceedings), Volume TR-2004-6 von Technical Report, Seite 220-226. Department of Computer Science, University of Cyprus, (2004)