Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Oxygen vacancy traps in Hi-K/Metal gate technologies and their potential for embedded memory applications.

C. Kothandaraman, X. Chen, D. Moy, D. Lea, S. Rosenblatt, F. Khan, D. Leu, T. Kirihata, D. Ioannou, G. Rosa, J. Johnson, N. Robson, und S. Iyer. IRPS, Seite 2. IEEE, (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Thirumanikandan Subramanian University of Stuttgart

S. Schumann

S. Seemann

S. Wartzack

Boettinger S

Weitere Publikationen von Autoren mit dem selben Namen

Oxygen vacancy traps in Hi-K/Metal gate technologies and their potential for embedded memory applications.C. Kothandaraman, X. Chen, D. Moy, D. Lea, S. Rosenblatt, F. Khan, D. Leu, T. Kirihata, D. Ioannou, G. Rosa und 3 andere Autor(en). IRPS, Seite 2. IEEE, (2015)Toward Human-Scale Brain Computing Using 3D Wafer Scale Integration.A. Kumar, Z. Wan, W. Wilcke, und S. Iyer. JETC, 13 (3): 45:1-45:21 (2017)A 14 nm 1.1 Mb Embedded DRAM Macro With 1 ns Access.G. Fredeman, D. Plass, A. Mathews, J. Viraraghavan, K. Reyer, T. Knips, T. Miller, E. Gerhard, D. Kannambadi, C. Paone und 12 andere Autor(en). IEEE J. Solid State Circuits, 51 (1): 230-239 (2016)A Commercial Field-Programmable Dense eFUSE Array Memory with 99.999% Sense Yield for 45nm SOI CMOS.G. Uhlmann, T. Aipperspach, T. Kirihata, K. Chandrasekharan, Y. Li, C. Paone, B. Reed, N. Robson, J. Safran, D. Schmitt und 1 andere Autor(en). ISSCC, Seite 406-407. IEEE, (2008)45-nm silicon-on-insulator CMOS technology integrating embedded DRAM for high-performance server and ASIC applications.S. Iyer, G. Freeman, C. Brodsky, A. Chou, D. Corliss, S. Jain, N. Lustig, V. McGahay, S. Narasimha, J. Norum und 10 andere Autor(en). IBM Journal of Research and Development, 55 (3): 5 (2011)Dynamic intrinsic chip ID using 32nm high-K/metal gate SOI embedded DRAM.D. Fainstein, S. Rosenblatt, A. Cestero, N. Robson, T. Kirihata, und S. Iyer. VLSIC, Seite 146-147. IEEE, (2012)An Ultra-low Thermal-budget SiGe-base Bipolar TechnologyJ. Burghartz, D. Grutzmacher, T. Sedgwick, K. Jenkins, A. Megdanis, J. Cotte, D. Nguyen-Ngoc, und S. Iyer. Digest of technical papers : 1993 Symposium on VLSI Technology : May 17 - 19, 1993, Kyoto, Seite 59-60. Piscataway, New Jersey, IEEE, (1993)A Case for Packageless Processors.S. Pal, D. Petrisko, A. Bajwa, P. Gupta, S. Iyer, und R. Kumar. HPCA, Seite 466-479. IEEE Computer Society, (2018)Silicon interconnect fabric: A versatile heterogeneous integration platform for AI systems.S. Iyer, S. Jangam, und B. Vaisband. IBM Journal of Research and Development, 63 (6): 5:1-5:16 (2019)Electrically Programmable Fuse (eFUSE): From Memory Redundancy to Autonomic Chips.N. Robson, J. Safran, C. Kothandaraman, A. Cestero, X. Chen, R. Rajeevakumar, A. Leslie, D. Moy, T. Kirihata, und S. Iyer. CICC, Seite 799-804. IEEE, (2007)