Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

7.5 A 128Gb 2b/cell NAND flash memory in 14nm technology with tPROG=640µs and 800MB/s I/O rate.

S. Lee, J. Lee, I. Park, J. Park, S. Yun, M. Kim, J. Lee, M. Kim, K. Lee, T. Kim, B. Cho, D. Cho, S. Yun, J. Im, H. Yim, K. hwa Kang, S. Jeon, S. Jo, Y. Ahn, S. Joe, S. Kim, D. kyun Woo, J. Park, H. Park, Y. Kim, J. Park, Y. Choi, M. Hirano, J. Ihm, B. Jeong, S. Lee, M. Kim, H. Lee, S. Seo, H. Jeon, C. ho Kim, H. Kim, J. Kim, Y. Yim, H. Kim, D. Byeon, H. Yang, K. Park, K. Kyung, und J. Choi. ISSCC, Seite 138-139. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sumee Park

Liao Han University of Stuttgart

Qi Han

Philipp Ilzhöfer University of Stuttgart

Soo Yong Park University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

A 64Gb 533Mb/s DDR interface MLC NAND Flash in sub-20nm technology.D. Lee, I. Chang, S. Yoon, J. Jang, D. Jang, W. Hahn, J. Park, D. Kim, C. Yoon, B. Lim und 27 andere Autor(en). ISSCC, Seite 430-432. IEEE, (2012)Characterization of 2-bit Recessed Channel Memory with Lifted-Charge Trapping Node (L-CTN) Scheme.J. Yun, I. Park, S. Cho, J. Lee, D. Kim, G. Lee, Y. Kim, J. Lee, und B. Park. IEICE Transactions, 91-C (5): 742-746 (2008)Adaptive Multi-Pulse Program Scheme Based on Tunneling Speed Classification for Next Generation Multi-Bit/Cell NAND FLASH.Y. Cho, I. Park, S. Yoon, N. Lee, S. Joo, K. Song, K. Choi, J. Han, K. Kyung, und Y. Jun. J. Solid-State Circuits, 48 (4): 948-959 (2013)11.4 A 512Gb 3b/cell 64-stacked WL 3D V-NAND flash memory.C. Kim, J. Cho, W. Jeong, I. Park, H. Park, D. Kim, D. Kang, S. Lee, J. Lee, W. Kim und 34 andere Autor(en). ISSCC, Seite 202-203. IEEE, (2017)Establishing Read Operation Bias Schemes for 3-D Pillar Structure Flash Memory Devices to Overcome Paired Cell Interference (PCI).S. Cho, I. Park, J. Lee, J. Yun, D. Kim, J. Lee, H. Shin, und B. Park. IEICE Transactions, 91-C (5): 731-735 (2008)Adaptive multi-pulse program scheme based on tunneling speed classification for next generation multi-bit/cell NAND FLASH.Y. Cho, I. Park, S. Yoon, N. Lee, S. Joo, K. Song, K. Choi, J. Han, K. Kyung, und Y. Jun. VLSIC, Seite 136-137. IEEE, (2012)7.5 A 128Gb 2b/cell NAND flash memory in 14nm technology with tPROG=640µs and 800MB/s I/O rate.S. Lee, J. Lee, I. Park, J. Park, S. Yun, M. Kim, J. Lee, M. Kim, K. Lee, T. Kim und 35 andere Autor(en). ISSCC, Seite 138-139. IEEE, (2016)A 512-Gb 3-b/Cell 64-Stacked WL 3-D-NAND Flash Memory.C. Kim, D. Kim, W. Jeong, H. Kim, I. Park, H. Park, J. Lee, J. Park, Y. Ahn, J. Lee und 20 andere Autor(en). J. Solid-State Circuits, 53 (1): 124-133 (2018)Simulation of Retention Characteristics in Double-Gate Structure Multi-Bit SONOS Flash Memory.D. Kim, I. Park, S. Cho, J. Lee, H. Shin, und B. Park. IEICE Transactions, 92-C (5): 659-663 (2009)Analyses on Current Characteristics of 3-D MOSFET Determined by Junction Doping Profiles for Nonvolatile Memory Devices.S. Cho, J. Yun, I. Park, J. Lee, J. Kim, J. Lee, H. Shin, und B. Park. IEICE Transactions, 90-C (5): 988-993 (2007)