Autor der Publikation

Electrical Performance of the Recessed Probe Launch Technique for Measurement of Embedded Multilayer Structures.

, , , , , und . IEEE Trans. Instrumentation and Measurement, 61 (12): 3198-3206 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 1.4-pJ/b, power-scalable 16×12-Gb/s source-synchronous I/O with DFE receiver in 32nm SOI CMOS technology., , , , , , , , , und 6 andere Autor(en). CICC, Seite 1-4. IEEE, (2014)A 1.4 pJ/bit, Power-Scalable 16×12 Gb/s Source-Synchronous I/O With DFE Receiver in 32 nm SOI CMOS Technology., , , , , , , , , und 7 andere Autor(en). J. Solid-State Circuits, 50 (8): 1917-1931 (2015)Wide band home phone line characterization., , , und . IEEE Trans. Consumer Electronics, 46 (1): 76-86 (2000)Development of next-generation system-on-package (SOP) technology based on silicon carriers with fine-pitch chip interconnection., , , , , , , , , und 10 andere Autor(en). IBM Journal of Research and Development, 49 (4-5): 725-754 (2005)SiGe BiCMOS integrated circuits for high-speed serial communication links., , , , , , , , , und 2 andere Autor(en). IBM Journal of Research and Development, 47 (2-3): 259-282 (2003)Wide band AC power line characterization., , , und . IEEE Trans. Consumer Electronics, 45 (4): 1087-1097 (1999)Electrical Performance of the Recessed Probe Launch Technique for Measurement of Embedded Multilayer Structures., , , , , und . IEEE Trans. Instrumentation and Measurement, 61 (12): 3198-3206 (2012)Analysis and Optimization of the Recessed Probe Launch for High Frequency Measurements of PCB Interconnects., , , , und . DATE, Seite 252-255. ACM, (2008)