PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Wilton, Steven J. E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Energy Optimization for Many-Core Platforms: Communication and PVT Aware Voltage-Island Formation and Voltage Selection Algorithm.

, , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (5): 816-829 (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Steven Minden University of Stuttgart

E. Garrelts

Steven Presser University of Stuttgart

E. Zafeiriou

J. K\"astner

 

Weitere Publikationen von Autoren mit dem selben Namen

Performance and Cost Tradeoffs in Metal-Programmable Structured ASICs (MPSAs)., , und . IEEE Trans. VLSI Syst., 19 (12): 2195-2208 (2011)On the Interaction between Power-Aware Computer-Aided Design Algorithms for Field-Programmable Gate Arrays., und . J. Low Power Electronics, 1 (2): 119-132 (2005)Removal-Cost Method: An efficient voltage selection algorithm for multi-core platforms under PVT., , , und . SoCC, Seite 357-360. IEEE, (2009)Register File Architecture Optimization in a Coarse-Grained Reconfigurable Architecture., und . FCCM, Seite 35-44. IEEE Computer Society, (2005)High-level synthesis-based design methodology for Dynamic Power-Gated FPGAs., , , , und . FPL, Seite 1-4. IEEE, (2014)Effective FPGA debug for high-level synthesis generated circuits., und . FPL, Seite 1-8. IEEE, (2014)Emulation in post-silicon validation: It's not just for functionality anymore., , , und . HLDVT, Seite 110-117. IEEE Computer Society, (2012)Concurrently optimizing FPGA architecture parameters and transistor sizing: Implications for FPGA design., , , und . FPT, Seite 54-61. IEEE Computer Society, (2009)Placement and routing for FPGA architectures supporting wide shallow memories., und . FPT, Seite 154-161. IEEE, (2003)An FPGA architecture supporting dynamically controlled power gating., und . FPT, Seite 1-8. IEEE, (2010)