PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Rim, Woojin"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
17.1 A 10nm FinFET 128Mb SRAM with assist adjustment system for power, performance, and area optimization.

, , , , , , , , , , , , , , , , , und . ISSCC, Seite 306-307. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Rim, Woojin
Eine Person hinzufügen mit dem Namen Rim, Woojin
 

Weitere Publikationen von Autoren mit dem selben Namen

Bitline Precharging and Preamplifying Switching pMOS for High-Speed Low-Power SRAM., , , , , , , und . IEEE Trans. on Circuits and Systems, 63-II (11): 1059-1063 (2016)A 10 nm FinFET 128 Mb SRAM With Assist Adjustment System for Power, Performance, and Area Optimization., , , , , , , , , und 3 andere Autor(en). J. Solid-State Circuits, 52 (1): 240-249 (2017)12.2 A 7nm FinFET SRAM macro using EUV lithography for peripheral repair analysis., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 208-209. IEEE, (2017)17.1 A 10nm FinFET 128Mb SRAM with assist adjustment system for power, performance, and area optimization., , , , , , , , , und 8 andere Autor(en). ISSCC, Seite 306-307. IEEE, (2016)Adaptive Clock Generation Technique for Variation-Aware Subthreshold Logics., , und . IEEE Trans. on Circuits and Systems, 59-II (9): 587-591 (2012)A 3-nm Gate-All-Around SRAM Featuring an Adaptive Dual-Bitline and an Adaptive Cell-Power Assist Circuit., , , , , , , und . IEEE J. Solid State Circuits, 57 (1): 236-244 (2022)Bitline Charge-Recycling SRAM Write Assist Circuitry for $V_MIN$ Improvement and Energy Saving., , , , , , , und . J. Solid-State Circuits, 54 (3): 896-906 (2019)A 14 nm FinFET 128 Mb SRAM With V $_MIN$ Enhancement Techniques for Low-Power Applications., , , , , , , , , und 10 andere Autor(en). J. Solid-State Circuits, 50 (1): 158-169 (2015)A 7nm FinFET SRAM using EUV lithography with dual write-driver-assist circuitry for low-voltage applications., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 198-200. IEEE, (2018)