Autor der Publikation

FPGA-Based Trainable Autoencoder for Communication Systems

, , , , , , und . Proceedings of the 2022 ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, Seite 154. New York, NY, USA, Association for Computing Machinery, (2022)
DOI: 10.1145/3490422.3502337

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Cross-Layer Error Resilience and Its Application to Wireless Communication Systems., , und . J. Low Power Electronics, 9 (1): 119-132 (2013)Scheduling of behavioral VHDL by retiming techniques., , , , , , und . EURO-DAC, Seite 546-551. IEEE Computer Society, (1994)Efficient Calculation of Boolean Relations for Multi-Level Logic Optimization., und . EDAC-ETC-EUROASIC, Seite 630-634. IEEE Computer Society, (1994)Retention time measurements and modelling of bit error rates of WIDE I/O DRAM in MPSoCs., , , , , , , und . DATE, Seite 495-500. ACM, (2015)Communication Centric Architectures for Turbo-Decoding on Embedded Multiprocessors ., , und . DATE, Seite 10356-10363. IEEE Computer Society, (2003)DRAM selection and configuration for real-time mobile systems., , , , und . DATE, Seite 51-56. IEEE, (2012)An energy efficient DRAM subsystem for 3D integrated SoCs., , , und . DATE, Seite 1138-1141. IEEE, (2012)Advanced iterative channel coding schemes: When Shannon meets Moore., , und . ISTC, Seite 406-411. IEEE, (2016)Advanced hardware architecture for soft decoding Reed-Solomon codes., und . ISTC, Seite 22-26. IEEE, (2014)DRAMSys: A Flexible DRAM Subsystem Design Space Exploration Framework., , und . IPSJ Trans. System LSI Design Methodology, (2015)