Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A 512kb 8T SRAM macro operating down to 0.57V with an AC-coupled sense amplifier and embedded data-retention-voltage sensor in 45nm SOI CMOS.

M. Qazi, K. Stawiasz, L. Chang, und A. Chandrakasan. ISSCC, Seite 350-351. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Kevin Gutsche University of Stuttgart

Kevin Schlegel University of Stuttgart

Kevin Bareiß University of Stuttgart

Kevin Treptow University of Stuttgart

Dr. Kevin Kempke University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

5.1 POWER8TM: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth.E. Fluhr, J. Friedrich, D. Dreps, V. Zyuban, G. Still, C. Gonzalez, A. Hall, D. Hogenmiller, F. Malgioglio, R. Nett und 10 andere Autor(en). ISSCC, Seite 96-97. IEEE, (2014)A 512kb 8T SRAM Macro Operating Down to 0.57 V With an AC-Coupled Sense Amplifier and Embedded Data-Retention-Voltage Sensor in 45 nm SOI CMOS.M. Qazi, K. Stawiasz, L. Chang, und A. Chandrakasan. J. Solid-State Circuits, 46 (1): 85-96 (2011)A Sub-600-mV, Fluctuation Tolerant 65-nm CMOS SRAM Array With Dynamic Cell Biasing.A. Bhavnagarwala, S. Kosonocky, C. Radens, Y. Chan, K. Stawiasz, U. Srinivasan, S. Kowalczyk, und M. Ziegler. J. Solid-State Circuits, 43 (4): 946-955 (2008)The 12-Core POWER8™ Processor With 7.6 Tb/s IO Bandwidth, Integrated Voltage Regulation, and Resonant Clocking.E. Fluhr, S. Baumgartner, D. Boerstler, J. Bulzacchelli, T. Diemoz, D. Dreps, G. English, J. Friedrich, A. Gattiker, T. Gloekler und 20 andere Autor(en). IEEE J. Solid State Circuits, 50 (1): 10-23 (2015)A 512kb 8T SRAM macro operating down to 0.57V with an AC-coupled sense amplifier and embedded data-retention-voltage sensor in 45nm SOI CMOS.M. Qazi, K. Stawiasz, L. Chang, und A. Chandrakasan. ISSCC, Seite 350-351. IEEE, (2010)SOI FinFET soft error upset susceptibility and analysis.P. Oldiges, K. Rodbell, M. Gordon, J. Massey, K. Stawiasz, C. Murray, H. Tang, K. Kim, und K. Muller. IRPS, Seite 4. IEEE, (2015)Design and applications of a scanning SQUID microscope.J. Kirtley, M. Ketchen, C. Tsuei, J. Sun, W. Gallagher, L. Yu-Jahnes, A. Gupta, K. Stawiasz, und S. Wind. IBM Journal of Research and Development, 39 (6): 655-668 (1995)Designing a Testable System on a Chip.S. Kosonocky, A. Bright, K. Warren, R. Haring, S. Klepner, S. Asaad, S. Basavaiah, B. Havreluk, D. Heidel, M. Immediato und 5 andere Autor(en). VTS, Seite 2-7. IEEE Computer Society, (1998)Experimental measurement of a novel power gating structure with intermediate power saving mode.S. Kim, S. Kosonocky, D. Knebel, und K. Stawiasz. ISLPED, Seite 20-25. ACM, (2004)Analyzing path delays for accelerated testing of logic chips.E. Ray, B. Linder, R. Robertazzi, K. Stawiasz, A. Weger, E. Yashchin, J. Stathis, und P. Song. IRPS, Seite 6. IEEE, (2015)