PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Siddhartha,"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Fanout decomposition dataflow optimizations for FPGA-based Sparse LU factorization.

, und . FPT, Seite 252-255. IEEE, (2014)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Siddhartha,
Eine Person hinzufügen mit dem Namen Siddhartha,
 

Weitere Publikationen von Autoren mit dem selben Namen

A quantum backpropagation multilayer perceptron (QBMLP) for predicting iron adsorption capacity of calcareous soil from aqueous solution., , und . Appl. Soft Comput., (2015)Variation and failure characterization through pattern classification of test data from multiple test stages., , , , , , und . ITC, Seite 1-10. IEEE, (2016)Fanout decomposition dataflow optimizations for FPGA-based Sparse LU factorization., und . FPT, Seite 252-255. IEEE, (2014)Out-of-Order Dataflow Scheduling for FPGA Overlays., und . CoRR, (2017)CaffePresso: an optimized library for deep learning on embedded accelerator-based platforms., , , und . CASES, Seite 14:1-14:10. ACM, (2016)Breaking Sequential Dependencies in FPGA-Based Sparse LU Factorization., und . FCCM, Seite 60-63. IEEE Computer Society, (2014)Vector FPGA acceleration of 1-D DWT computations using sparse matrix skeletons., , , und . FPL, Seite 1-4. IEEE, (2016)GraphMMU: Memory Management Unit for Sparse Graph Accelerators., , , , und . IPDPS Workshops, Seite 113-120. IEEE Computer Society, (2015)FPGA Acceleration of Irregular Iterative Computations using Criticality-Aware Dataflow Optimizations (Abstract Only)., und . FPGA, Seite 277. ACM, (2015)Heterogeneous dataflow architectures for FPGA-based sparse LU factorization., und . FPL, Seite 1-4. IEEE, (2014)