Autor der Publikation

Static Analysis of Register File Vulnerability.

, und . IEEE Trans. on CAD of Integrated Circuits and Systems, 30 (4): 607-616 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Fast graph-based instruction selection for multi-output instructions., , , , , und . Softw., Pract. Exper., 41 (6): 717-736 (2011)A Compiler-Microarchitecture Hybrid Approach to Soft Error Reduction for Register Files., und . IEEE Trans. on CAD of Integrated Circuits and Systems, 29 (7): 1018-1027 (2010)Evaluator-executor transformation for efficient pipelining of loops with conditionals., , und . TACO, 10 (4): 62:1-62:23 (2013)Improving performance of nested loops on reconfigurable array processors., , , und . TACO, 8 (4): 32:1-32:23 (2012)Double MAC on a DSP: Boosting the Performance of Convolutional Neural Networks on FPGAs., , , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 38 (5): 888-897 (2019)Memory access optimization in compilation for coarse-grained reconfigurable architectures., , , und . ACM Trans. Design Autom. Electr. Syst., 16 (4): 42:1-42:27 (2011)RRNet: Repetition-Reduction Network for Energy Efficient Decoder of Depth Estimation., , , und . CoRR, (2019)Compiler-managed register file protection for energy-efficient soft error reduction., und . ASP-DAC, Seite 618-623. IEEE, (2009)Efficient High-Level Synthesis for Nested Loops of Nonrectangular Iteration Spaces., , und . IEEE Trans. VLSI Syst., 24 (8): 2799-2802 (2016)Improving performance of loops on DIAM-based VLIW architectures., , , und . LCTES, Seite 135-144. ACM, (2014)