PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Eles, Petru"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
On the timing analysis of the dynamic segment of FlexRay.

, , , und . SIES, Seite 94-101. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Eles, Petru
Eine Person hinzufügen mit dem Namen Eles, Petru
 

Weitere Publikationen von Autoren mit dem selben Namen

System Level Hardware/Software Partitioning Based on Simulated Annealing and Tabu Search., , , und . Design Autom. for Emb. Sys., 2 (1): 5-32 (1997)Modeling and formal verification of embedded systems based on a Petri net representation., , und . Journal of Systems Architecture, 49 (12-15): 571-598 (2003)Scheduling under data and control dependencies for heterogeneous architectures., und . ICCD, Seite 602-608. (1998)Process-Variation Aware Multi-temperature Test Scheduling., , und . VLSI Design, Seite 32-37. IEEE Computer Society, (2014)Process-Variation and Temperature Aware SoC Test Scheduling Technique., , und . J. Electronic Testing, 29 (4): 499-520 (2013)Low-Energy Standby-Sparing for Hard Real-Time Systems., , und . IEEE Trans. on CAD of Integrated Circuits and Systems, 31 (3): 329-342 (2012)Scheduling for Fault-Tolerant Communication on the Static Segment of FlexRay., , , und . RTSS, Seite 385-394. IEEE Computer Society, (2010)Power-Composition Profile Driven Co-Synthesis with Power Management Selection for Dynamic and Leakage Energy Reduction., , , und . DSD, Seite 34-41. IEEE Computer Society, (2005)Temperature-Aware SoC Test Scheduling Considering Inter-Chip Process Variation., , , und . Asian Test Symposium, Seite 395-398. IEEE Computer Society, (2010)Hybrid BIST Test Scheduling Based on Defect Probabilities., , , und . Asian Test Symposium, Seite 230-235. IEEE Computer Society, (2004)