Autor der Publikation

Modeling and formal verification of embedded systems based on a Petri net representation.

, , und . Journal of Systems Architecture, 49 (12-15): 571-598 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

System Level Hardware/Software Partitioning Based on Simulated Annealing and Tabu Search., , , und . Design Autom. for Emb. Sys., 2 (1): 5-32 (1997)Modeling and formal verification of embedded systems based on a Petri net representation., , und . Journal of Systems Architecture, 49 (12-15): 571-598 (2003)Inter-domain movement of functionality as a repartitioning strategy for hardware/software co-design., und . Journal of Systems Architecture, 43 (1-5): 87-98 (1997)An improved register-transfer level functional partitioning approach for testability., und . Journal of Systems Architecture, 46 (3): 209-223 (2000)Test Cost Minimization for Hybrid Bist., , und . DFT, Seite 283-291. IEEE Computer Society, (2000)Day 2: Mini-tutorial: Challenges to the design and optimization of cyber-physical systems.. IDT, Seite xvii. IEEE, (2014)Process-Variation Aware Multi-temperature Test Scheduling., , und . VLSI Design, Seite 32-37. IEEE Computer Society, (2014)Process-Variation and Temperature Aware SoC Test Scheduling Technique., , und . J. Electronic Testing, 29 (4): 499-520 (2013)An Integrated Framework for the Design and Optimization of SOC Test Solutions., und . J. Electronic Testing, 18 (4-5): 385-400 (2002)Time-Constraint-Aware Optimization of Assertions in Embedded Software., , , , , , und . J. Electronic Testing, 28 (4): 469-486 (2012)