Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A high level synthesis algorithm including control constraints., , und . Microprocessing and Microprogramming, 35 (1-5): 271-278 (1992)Mobile Terminals System-Level Memory Exploratio for Power and Performance Optimization., , , und . PATMOS, Seite 23-28. IEEE, (2018)Exploring RTOS issues with a high-level model of a reconfigurable SoC platform., , , , und . ReCoSoC, Seite 71-78. Univ. Montpellier II, (2005)Towards a SystemC TLM based Methodology for Platform Design and IP Reuse: Application to Software Defined Radio., , , , und . ReCoSoC, Seite 131-138. Univ. Montpellier II, (2006)Module relocation in Heterogeneous Reconfigurable Systems-on-Chip using the Xilinx Isolation Design Flow., , , und . ReConFig, Seite 1-6. IEEE, (2012)A methodology for inserting clock-management strategies in transaction-level models of systemon- chips., , , und . FDL, Seite 24-30. IEEE, (2015)Fast Stable Matching Algorithm using Asynchronous Parallel Programming Model., , und . CAMP, Seite 131-135. IEEE Computer Society, (2000)Network-Aware Virtual Platform for the Verification of Embedded Software for Communications., , , , , , und . DSD, Seite 518-525. IEEE Computer Society, (2015)Very fast co-simulation model and accurate on-the-fly performance estimation methodology for heterogeneous MPSoC., und . SoCC, Seite 210-215. IEEE, (2014)Transaction level modelling of SCA compliant software defined radio waveforms and platforms PIM/PSM., , , und . DATE, Seite 966-971. EDA Consortium, San Jose, CA, USA, (2007)