PUMA

Akademisches Publikationsmanagement
Publikationen sammeln, verwalten und teilen.

( en | de )

 

Disambiguierung von "Leupers, Rainer"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Pre- and Post-Fabrication Architecture Exploration for Partially Reconfigurable VLIW Processors.

, , , , , , und . IEEE International Workshop on Rapid System Prototyping, Seite 189-194. IEEE Computer Society, (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dr. Rainer Stöhr University of Stuttgart

A Four-Channel BiCMOS Transmitter for a Quantum Magnetometer Based on Nitrogen-Vacancy Centers in Diamond, , , , , , , , , und 1 andere Autor(en). IEEE journal of solid-state circuits, 59 (5): 1421-1432 (2024)

Rainer Gadow University of Stuttgart

Laser Induced Selective Metallization of 3D Ceramic Interconnect Devices, , , , , , , und . 2018 13th International Congress Molded Interconnect Devices (MID), IEEE, (2018)

Univ. -Prof. Dr. -Ing. Rainer Helmig University of Stuttgart

A mortar method for the coupled Stokes-Darcy problem using the MAC scheme for Stokes and mixed finite elements for Darcy, , , , und . Computational geosciences, (2024)

apl. Prof. Dr. Rainer Bäuerle University of Stuttgart

Robin Rainer Herkert University of Stuttgart

Dictionary-based online-adaptive structure-preserving model order reduction for parametric Hamiltonian systems, , und . Advances in computational mathematics, 50 (12): 12 (2024)
 

Weitere Publikationen von Autoren mit dem selben Namen

Optimized Communication Architecture of MPSoCs with a Hardware Scheduler: A System-Level Analysis., , , , , , und . IJERTCS, 2 (3): 1-20 (2011)A Scalable VLSI Architecture for Soft-Input Soft-Output Single Tree-Search Sphere Decoding., , , , und . IEEE Trans. on Circuits and Systems, 57-II (9): 706-710 (2010)Power-efficient Instruction Encoding Optimization for Various Architecture Classes., , , , , , und . JCP, 3 (3): 25-38 (2008)Integrated system-level modeling of network-on-chip enabled multi-processor platforms., , und . Kluwer, (2006)Retargetable compiler technology for embedded systems - tools and applications., und . Kluwer, (2001)Extraction of Kahn Process Networks from While Loops in Embedded Software., , , , und . HPCC/CSS/ICESS, Seite 1078-1085. IEEE, (2015)Split-cost communication model for improved MPSoC application mapping., , , , und . ISSoC, Seite 1-8. IEEE, (2013)Register-Constrained Address Computation in DSP Programs., , und . DATE, Seite 929-930. IEEE Computer Society, (1998)Optimized buffer allocation in multicore platforms., , , , , , und . DATE, Seite 1-6. European Design and Automation Association, (2014)An integrated open framework for heterogeneous MPSoC design space exploration., , , , , und . DATE, Seite 1145-1150. European Design and Automation Association, Leuven, Belgium, (2006)