Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

Latency sensitivity-based cache partitioning for heterogeneous multi-core architecture.

P. Wang, C. Li, und C. Yang. DAC, Seite 5:1-5:6. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Liao Han University of Stuttgart

Qi Han

apl. Prof. Dr. -Ing. Niels Hansen University of Stuttgart

Transferable Anisotropic Mie Potential Force Field for AlkanediolsM. Fleck, S. Darouich, N. Hansen, und J. Gross. The Journal of Physical Chemistry B, 128 (19): 4792–4801 (Mai 2024)

Zhe Wang University of Stuttgart

Dr. Dongren Wang University of Stuttgart

Weitere Publikationen von Autoren mit dem selben Namen

PM-COSYN: PE and memory co-synthesis for MPSoCs.Y. Chen, C. Yang, und P. Wang. DATE, Seite 1590-1595. IEEE, (2010)Power gating strategies on GPUs.P. Wang, C. Yang, Y. Chen, und Y. Cheng. TACO, 8 (3): 13:1-13:25 (2011)Analyzing OpenCL 2.0 workloads using a heterogeneous CPU-GPU simulator.L. Wang, R. Tsai, S. Wang, K. Chen, P. Wang, H. Cheng, Y. Lee, S. Shu, C. Yang, M. Hsu und 9 andere Autor(en). ISPASS, Seite 127-128. IEEE Computer Society, (2017)Active forwarding: eliminate IOMMU address translation for accelerator-rich architectures.H. Fu, P. Wang, und C. Yang. DAC, Seite 112:1-112:6. ACM, (2018)Full system simulation framework for integrated CPU/GPU architecture.P. Wang, G. Liu, J. Yeh, T. Chen, H. Huang, C. Yang, S. Liu, und J. Greensky. VLSI-DAT, Seite 1-4. IEEE, (2014)A Predictive Shutdown Technique for GPU Shader Processors.P. Wang, Y. Chen, C. Yang, und Y. Cheng. IEEE Comput. Archit. Lett., 8 (1): 9-12 (2009)A cycle-level SIMT-GPU simulation framework.P. Wang, C. Lo, C. Yang, und Y. Cheng. ISPASS, Seite 114-115. IEEE Computer Society, (2012)Improving GPGPU Performance via Cache Locality Aware Thread Block Scheduling.L. Chen, H. Cheng, P. Wang, und C. Yang. IEEE Comput. Archit. Lett., 16 (2): 127-131 (2017)Latency sensitivity-based cache partitioning for heterogeneous multi-core architecture.P. Wang, C. Li, und C. Yang. DAC, Seite 5:1-5:6. ACM, (2016)A 0.6V 75nW All-CMOS Temperature Sensor With 1.67m°C/mV Supply Sensitivity.X. Wang, P. Wang, Y. Cao, und P. Mercier. IEEE Trans. on Circuits and Systems, 64-I (9): 2274-2283 (2017)