Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Fully Parallel Nonbinary LDPC Decoder With Fine-Grained Dynamic Clock Gating., , und . J. Solid-State Circuits, 50 (2): 464-475 (2015)A 4.68Gb/s belief propagation polar decoder with bit-splitting register file., , , und . VLSIC, Seite 1-2. IEEE, (2014)Reconfigurable architecture and automated design flow for rapid FPGA-based LDPC code emulation., , und . FPGA, Seite 167-170. ACM, (2012)Low-Power High-Throughput LDPC Decoder Using Non-Refresh Embedded DRAM., , , und . J. Solid-State Circuits, 49 (3): 783-794 (2014)A case for custom silicon in enabling low-cost information technology for developing regions., , , , , , , , , und 8 andere Autor(en). ACM DEV, Seite 22. ACM, (2010)A 1.6-mm2 38-mW 1.5-Gb/s LDPC decoder enabled by refresh-free embedded DRAM., , , und . VLSIC, Seite 114-115. IEEE, (2012)A low-cost audio computer for information dissemination among illiterate people groups., , , , , , , , , und 8 andere Autor(en). CICC, Seite 1-4. IEEE, (2012)A 1.15Gb/s fully parallel nonbinary LDPC decoder with fine-grained dynamic clock gating., , und . ISSCC, Seite 422-423. IEEE, (2013)High-throughput architecture and implementation of regular (2, dc) nonbinary LDPC decoders., , und . ISCAS, Seite 2625-2628. IEEE, (2012)